• 한국정보처리학회논문지
• /
• 제3권1호
• /
• pp.181-190
• /
• 1996

본 논문에서는 파이프라인 구조에서 분기 명령어로 인해 발생하는 제어적 문제를 개선하기 위한 분기예측 및 다중 경로 전략을 분석하여, 기존 예측 전략에서 간과하 였던 지연 사이클의 수를 줄일 수 있도록 예측 전략과 이중 결로 전략이 결합된 새로운 구조 및 전략을 제시한다. 또한, 기존의 예측 전략에서 예측성공 확률의 측도 로 사용하던 BEP 대신에 시스템 성능을 평가할 수 있는 CPI를 사용하여 기존의 제안 들에 대해 본 논문에서 제시된 구조 및 전략의 성능 개선을 제시한다.

• 한국산학기술학회논문지
• /
• 제17권3호
• /
• pp.699-707
• /
• 2016

중앙처리장치를 중심으로 하는 각종 내장형 시스템은 현재 각종 산업에 매우 광범위하게 쓰이고 있다. 특히 사물인터넷 등의 deeply embedded (심층 내장형) 시스템은 저비용, 소면적, 저전력, 빠른 시장 출시, 높은 코드 밀도 등을 요구한다. 본 논문에서는 이러한 요구 조건을 만족시키는 중앙처리장치를 제안하고, 이를 중심으로 한 시스템온칩 플랫폼을 소개한다. 제안하는 중앙처리장치는 16 비트라는 짧은 명령어로만 이루어진 확장형 명령어 집합 구조를 갖고 있어 코드 밀도를 높일 수 있다. 그리고, 다중사이클 아키텍처, 카운터 기반 제어 장치, 가산기 공유 등을 통하여 로직 게이트가 차지하는 면적을 줄였다. 이 코어를 중심으로, 코프로세서, 명령어 캐시, 버스, 내부 메모리, 외장 메모리, 온칩디버거 및 주변 입출력 장치들로 이루어진 시스템온칩 플랫폼을 개발하였다. 개발된 시스템온칩 플랫폼은 변형된 하버드 구조를 갖고 있어, 메모리 접근 시 필요한 클락 사이클 수를 감소시킬 수 있었다. 코어를 포함한 시스템온칩 플랫폼은 상위 언어 수준과 어셈블리어 수준에서 모의실험 및 검증하였고, FPGA 프로토타이핑과 통합형 로직 분석 및 보드 수준 검증을 완료하였다. $0.18{\mu}m$ 디지털 CMOS 공정과 1.8V 공급 전압 하에서 ASIC 프론트-엔드 게이트 수준 로직 합성 결과, 50MHz 동작 주파수에서 중앙처리장치 코어의 논리 게이트 개수는 7700 수준이었다. 개발된 시스템온칩 플랫폼은 초소형 보드의 FPGA에 내장되어 사물인터넷 분야에 응용된다.

• 한국음향학회지
• /
• 제23권5호
• /
• pp.390-399
• /
• 2004

본 논문에서는 음성 웹 언어인 VoiceXML의 작성 효율을 향상하기 위한 다중 뷰 편집기를 설계 및 구현하였다. VoiceXML 다중 뷰 편집기는 다중 뷰를 제공하기 위해 MVC (Model-View-Controller) 프레임워크을 이용하였다. MVC 프레임워크를 이용한 다중 뷰 편집기는 핵심 자료구조인 모델과 인터페이스인 뷰, 모델과 뷰를 제어하기 위한 제어기로 구성된다. MVC 프레임워크에서 모델은 추상 구문 트리와 추상 문법으로 구성되며 뷰는 역파싱 규칙과 역파서로 구성되고 제어기는 명령어 처리기와 트리 조작기로 구성된다. VoiceXML 다중 뷰 편집기는 문서의 구조, 내용, 흐름을 동시에 보여주어 기존 XML 편집기의 단점을 극복할 수 있다. MVC 프레임워크가 적용된 VoiceXML 다중 뷰 편집기는 여러 편집기를 통해 동시에 다양한 편집 뷰 (View)를 제공함으로써 사용자에게 음성 웹 문서 작성의 편의성을 제공하여 효율을 높일 수 있으며 여러 개의 뷰가 하나의 모델을 가짐으로써 편집기들의 무결성을 보장하도록 하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2002년도 추계학술대회 및 정기총회
• /
• pp.239-242
• /
• 2002

점차 많은 형태의 가정용 로봇이 개발되고 있으며 일부 제품화되어 출시되고 있다. 이러한 가정용 로봇을 원격지에서 제어하고자 할 때 대부분이 인터넷이나 무선을 이용한 원격제어 또는 실시간 모니터링을 통해 제어하여 그 상황을 시뮬레이션으로 구현하고 있다. 그러나 제어대상이 극히 제한적인 수의 이동로봇인데 반해 다수의 가족 구성원인 제어조작자가 중복적으로 청소로봇과 같은 이동로봇을 제어하고자 접근을 시도했을 때 이동로봇에 다중적인 업무가 주어지게 될 수 도 있다. 이에 Database 를 이용하여 수행 업무의 우선순위와 제어조작자의 권한의 우선순위를 지정한 명령어를 Database 내에 구성하여 간접적으로 전송하여 제어하고자 한다. 그리고 제어를 통한 동작 시 실제 이동로봇의 속도와 방향 제어를 위해 퍼지 및 신경망을 이용한 지능제어를 구성하여 제어의 효율성을 극대화 하고자 한다.

• 한국산업정보학회논문지
• /
• 제6권2호
• /
• pp.38-46
• /
• 2001

본 논문은 디지털 필터와 같이 연산 단위가 적은 디지털신호처리 알고리즘을 효과적으로 구현할 수 있는 새로운 형태의 다중 프로세서 시스템 및 이를 위한 스케줄링 알고리즘을 제안한다. 본 논문에서 제안한 다중 프로세서 시스템에서는 한 개 또는 그 이상의 공유 버스를 이용하여 프로세서 사이를 연결하였으며, 각 프로세서에서 명령어가 실행될 때 일정 크기의 시간 차이가 존재한다. 이 시스템은 프로세서 사이의 통신 문제를 효과적으로 해결할 수 있을 뿐만 아니라, 다중프로세서 시스템의 스케줄링 시 프로세서간의 통신 시간을 반영할 수 있다는 장점이 있다. 또한 본 논문에서는 플로우 그래프로 표시된 디지털 필터를 새로운 형태의 다중프로세서 시스템에 최적으로 구현할 수 있는 스케줄링 알고리즘을 개발하였다. 마지막으로 본 연구에서 개발된 스케줄러를 이용하여 잘 알려진 디지털 필터에 대하여 시뮬레이션을 한 결과 대부분의 경우 이론적으로 얻을 수 있는 최소의 반복 주기를 만족시켜주는 스케줄링 결과를 얻을 수 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제15권1호
• /
• pp.175-182
• /
• 2011

본 논문은 비디오 처리를 위한 SoC 내에서 다수 개의 프로세싱 블록(마스터)들을 처리할 수 있는 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 마스터 중재기에 의해 중재되며 이것은 메모리 접근을 요구하는 마스터들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 마스터 선택기, 마스터 중 재기, 메모리 신호 생성기, 명령어 디코더, 데이터 버스, 그리고 메모리 신호 생성기로 구성된다. 제안한 메모리 제어기는 VHDL을 이용하여 설계하였고, 삼성의 메모리 모델을 이용하여 동작을 검증하였다. FPGA 합성 및 검증을 위해서는 ATERA사의 Quartus II를 이용하였고, 구현된 하드웨어는 Cyclone II 칩을 사용하였다. 시뮬레이션을 위해서는 Cadence사의 ModelSim을 이용하였고, FPGA 환경에서 174.28MHz의 주파수로 동작하여, SDRAM의 규격을 모두 만족할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제16권1호
• /
• pp.1-9
• /
• 2011

최근 모바일 멀티미디어 기기들의 사용이 증가하면서 고성능, 저전력 멀티미디어 프로세서에 대한 필요성이 높아지고 있는 추세이다. 주문형반도체 (ASIC)는 모바일 멀티미디어에서 요구되는 고성능을 만족시키지만 다양한 형태의 멀티미디어 애플리케이션에서 요구되는 범용성을 만족시키지 못한다. 반면 DSP기반의 시스템은 범용성에 기인하여 다양한 형태의 애플리케이션에서 사용될 수 있으나, 주문형반도체 보다 높은 가격, 전력소모 및 낮은 성능을 가진다. 이러한 문제점을 해결하기 위해 본 논문에서는 범용성을 유지하면서 고성능, 저전력으로 영상데이터 처리가 가능한 단일 명령어 다중 데이터(Single Instruction Multiple Data, SIMD)처리 방식의 매니코어 프로세서를 제안한다. 제안한 SIMD기반 매니코어 프로세서는 16개의 프로세싱 엘리먼트(processing element, PE)로 구성되어 영상데이터 처리에 내재한 무수한 데이터 레벨 병렬성을 높인다. 모의 실험한 결과, 제안한 SIMD기반 매니코어 프로세서는 현재 상용 고성능 프로세서보다 평균 22배의 성능, 7배의 에너지 효율 및 3배의 시스템 면적 효율을 보였다.

• 한국음향학회지
• /
• 제19권3호
• /
• pp.51-56
• /
• 2000

본 논문은 음성인식을 이용한 실시간 윈도우 자동 제어 시스템에 관한 연구이다. 사용된 음성 모델은 수행 속도를 높이기 위해 제안된 가변 DMS 모델을 이용하였으며, 인식 알고리즘으로 이를 이용한 One-Stage DP 알고리즘을 사용한다. 인식 대상단어는 윈도우에서 자주 사용되는 66개의 윈도우 제어 명령어들로 구성한다. 본 연구에서 온라인으로 음성을 처리하기 위해 음성 검출 알고리즘을 구현하였으며, 기존 DMS(Dynamic Multi Section)모델 생성시 고정적으로 적용하던 섹션의 수를 입력 신호의 지속 시간을 고려하여 가변적으로 적용한 가변 DMS 모델을 제안하였다. 또한 윈도우에서 사용자 작업에 의해 현재 상태에 인식 대상으로 불필요한 인식 대상단어가 발생하게 되는데 이를 효율적으로 처리하기 위해 사용 모델을 재구성하여 사용하도록 제안하였으며, 인간의 청각적 특성을 고려하여 음성신호에서 개인의 특성은 제외하고 음성 자체의 특징만을 추출하여 특징 벡터를 생성하는 인지 선형 예측(Perceptual Linear Predictive)분석 방법을 이용하였다. 시스템 성능 평가 결과 가변 동적 다중 섹션 모델(Variable DMS model)과 기존의 DMS 모델은 인식률 면에서는 거의 동일하지만 인식 수행 속도는 제안된 모델의 계산량이 기존 모델보다 작기 때문에 향상되었고, 다중 화자 독립 인식률은 99.08%, 다중 화자 종속 인식률은 99.39%의 인식률을 나타내었으며, 실제 노이즈가 있는 환경에서 화자독립실험의 경우 96.25%의 인식률을 보여 주었다.

• 정보보호학회논문지
• /
• 제11권2호
• /
• pp.3-12
• /
• 2001

현재 대부분의 상용 마이크로프로세서는 슈퍼스칼라 구조를 채택하고 있으나, 반도체 집적도가 증가함에 따라 슈퍼 스칼라 구조를 대신할 새로운 마이크로프로세서 구조가 제안되고 있다. 본 논문에서는 최근 새로운 마이크로프로세서 구조로 급부상하고 있는 다중처리 마이크로프로세서 구조가 차세대 블록 암호화 알고리즘에 적합한지를 분석한다. 즉, 차세대 블록 암호화 알고리즘인 RC6와 Rijndael에서의 병렬성을 분석하기 위하여 프로그램 구동방식의 시뮬레이션을 수행한 결과, 명령어 수준 병렬성만으로는 성능의 한계를 갖지만 쓰레드 수준 병렬성을 동시에 활용함으로써 추가적인 성능 향상을 얻을 수 있음을 확인하였다

• 한국정보전자통신기술학회논문지
• /
• 제11권1호
• /
• pp.18-25
• /
• 2018

본 논문에서는 범용 DSP 칩을 이용한 저전력 다중 채널 보청기 시스템 구현을 제시한다. 본 시스템은 WDRC(Wide Dynamic Range Compression)를 이용한 음향 증폭 알고리즘, 적응 하울링 제거 알고리즘, 단일 채널 잡음 감소 알고리즘을 포함한다. 저전력 구현을 위해 각 알고리듬을 정수연산 프로그램으로 재구성하였고, BelaSigna(R) 250의 명령어를 사용하여 정수연산 프로그램을 어셈블리 프로그램으로 변환하였다. 실시간 시스템을 사용한 실험을 통해 각 알고리즘의 성능을 확인하였다. 또한 구현 시스템의 클럭을 측정하였으며, 그 결과 전체 신호 처리 블록이 대략 7.02MHz 클럭에서 실시간으로 동작함을 확인하였다.