• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(A)
• /
• pp.282-285
• /
• 2011

서술논리를 기반으로 하는 OWL 온톨로지는 표준화된 형식적 언어로써 실세계의 도메인 지식을 표현하는데 적합하다. 따라서 논리를 바탕으로 명시적으로 정의된 지식 속에 내재되어 있는 새로운 지식의 추론이 가능하다. 그러나 OWL이 가지는 Open World Assumption(OWA)의 특성은 근거가 불완전하거나 완전한 정보획득이 불가능한 상황에서의 추론을 제한한다. 더불어 OWL이 가지는 또 다른 특성으로 Unique Name Assumption(UNA)의 비지원은 실제적 지식표현을 지원하는 반면, 표현의 불충분으로 인해 결과 도출의 불능을 야기한다. 이러한 특징을 고려하여, 본 논문에서는 지능형 에이전트 구성을 위한 서술논리 기반 지식 표현 방법을 제안한다. 이는 논리적 정당성을 유지하고 올바른 결과를 이끌어 낼 수 있도록 하며, 항상 논리적 결론 도출이 가능한 지식모델을 구성할 수 있도록 돕는다. 이를 통해, 지식모델에 정의된 불완전한 개념에 있어서 OWL이 가지는 특징으로 인하여 발생할 수 있는 문제점에 대한 해결방안을 제시한다. 이에 있어서, 모바일 온톨로지의 예를 통하여 OWA와 UNA에 따른 추론의 제약을 보이며, 이를 해결할 수 있는 방안을 논리적으로 표현함으로써 본 제안의 정당성을 증명한다.

• 컴퓨터교육학회논문지
• /
• 제11권2호
• /
• pp.65-78
• /
• 2008

기존의 교육용 디지털 시뮬레이터들은 논리소자(AND, OR gate 등)의 입력 포트 수, 선의 상태변화, custom component등에 대한 제한이 있다. 본 논문에서는 이러한 제한을 완화시키고, 큰 규모의 논리를 여러 개의 도면으로 나누어 처리할 수 있는 확장형 디지털 논리 회로 시뮬레이터 XSIM (eXpandable digital logic circuit SIMulator)을 제안한다. XSIM은 큰 회로를 여러 개의 페이지로 나누어 작업이 가능함으로 복잡한 논리도면 구성이나, 팀별수업에 도움이 될 것으로 기대된다.

• 정보교육학회논문지
• /
• 제13권3호
• /
• pp.341-349
• /
• 2009

본 논문에서는 정보 과학교육에서 디지털 시스템의 동작 원리를 이해하는데 기초가 되는 디지털 논리 회로에 대한 내용을 쉽게 이해할 수 있도록, 전기회로 실험 조작 활동을 통한 논리회로 결과 검증 방법을 제안하였다. 그리고 제안한 검증방법을 활용하고 실생활 디지털 기기 예제를 통해 PBL 기법에 기반한 논리회로의 개념교육 방법 및 부울 논리 교육 방법을 제안하고 실제 수업에 적용한 결과를 난이도 할당의 적절성 및 학생들의 문제해결력 측면에서 분석하였다.

• 논리연구
• /
• 제16권1호
• /
• pp.1-15
• /
• 2013

양은석은 [12]에서 Baaz 사영과 그것의 일반화로 간주될 수 있는 델타 연결사 $\Delta$에 의해 확대된 약화로부터 자유로운 퍼지 논리들을 연구하였다. 이 논문에서 우리는 Baaz 사영의 많은 성질들을 만족하지만 Baaz 사영으로도 그것의 일반화로도 간주될 수 없다는 의미에서 Baaz 사영의 변형에 해당하는 델타 연결사 $\Delta$에 의해 확대된 약화로부터 자유로운 퍼지 논리들을 연구한다. 이를 위하여 먼저 연결사 $\Delta$를 갖는 몇몇 약화로부터 자유로운 퍼지 논리를 소개한다. 다음으로 그에 상응하는 대수적 구조들을 정의한 후, 관련된 대수적 완전성을 증명한다.

• 논리연구
• /
• 제17권1호
• /
• pp.1-32
• /
• 2014

"논리-철학 논고"의 5.52와 5.521은 여러 의문들을 불러일으킨다. 이 글에서 나는 이러한 의문들에 대해 대답하면서 비트겐슈타인의 일반성 개념을 해명하고자 한다. 이러한 의문들과 문제들은 서로 긴밀하게 얽혀 있다. 나는 다음을 보이고자 노력할 것이다. "논리-철학 논고"의 일반성 개념에서 가장 결정적인 것은 ${\xi}$-조건이다. 램지를 제외하면, 앤스컴, 글록, 케니 등은 ${\xi}$-조건과 관련된 비트겐슈타인의 생각을 정확하게 파악하는 데 실패하고 있으며, 그들의 주장은 결코 정당하지 않다. 또한 논리학사의 관점에서 보면 5.52는 매우 중요한 의의를 지닌다. 즉 그것은 무한 논리학(infinitary logic)의 가능성과 모델 이론에서의 논의 영역(universe of discourse)의 개념을 최초로 예견하고 있다.

• 한국통신학회논문지
• /
• 제21권2호
• /
• pp.375-382
• /
• 1996

본 논문에서는 네트워크를 분할하여 국간신뢰도를 계산하는 효과적인 방법이 기술된다. 네트워크를 그래프로 모델화하고 그 그래프를 2개의 부분그래프로 부분그래프로 분할한다. 한 부분 그래프의 논리적항을 계산하고 논리 적항을 갖는 사상에 따라서 다른 부분그래프의 그래프를 만들고 논리적항을 계산한다. 부분그래프의 논리적항을 서로 곱해서 국간신뢰도를 계산하는 방법을 제안한다. 한 부분그래프의 모든 논리적항은 2의 그 부분그래프가 갖는 가지 수 제곱으로 계산되고 다른 부분그래프의 그래프가 갖는 논리적항은 그래프가 갖는 가지 수와 논리적항 수의 곱으로 계산할 수 있다. 이 방법은 분할하지 않고 국간 신뢰도를 계산하는 방법에 비해서 적은 계산시간을 갖는다.

• 논리연구
• /
• 제23권1호
• /
• pp.1-23
• /
• 2020

이 글에서 우리는 좌, 우 n-멱등 공리를 갖는 미아놈에 기반한 논리를 다룬다. 이를 위하여 먼저 미아놈에 바탕을 둔 좌, 우 n-멱등 공리를 갖는 논리 체계 P^r_nMIAL, P^l_nMIAL을 소개한다. 각 체계에 상응하는 대수적 구조를 정의한 후, 이들 체계가 대수적으로 완전하다는 것을 보인다. 다음으로, 이 논리 체계들이 표준적으로 완전하다는 것 즉 단위 실수 [0, 1에서 완전하다는 것을 제네이-몬테그나 방식의 구성을 사용하여 보인다. 마지막으로 이를 고정점을 갖는 누승적 확장에 대한 연구로 확대한다.

• 전자공학회논문지SC
• /
• 제47권1호
• /
• pp.29-34
• /
• 2010

본 논문에서는 새로운 패리티 보존형 가역 논리게이트를 제안한다. 패리티 보존형 가역 논리게이트는 입력 값과 출력 값의 패리티가 같은 가역 논리게이트를 의미한다. 최근 가역 논리 게이트가 저전력 CMOS 디자인, 양자 컴퓨팅 그리고 나노 테크놀로지와 같은 분야에서 전력을 효율적으로 사용하는 방법임을 알려졌다. 그리고 패리티 체크(parity-checking)는 디지털 시스템에서 오류 주입을 확인 하는 대표적인 방법 중 하나이다. 제안하는 새로운 패리티 보존형 가역 논리게이트는 모든 boolean 함수를 구성할 수 있고, 기존의 오류 확인 boolean 함수보다 가역 논리게이트 수, garbage-output의 수 그리고 하드웨어 연산량에서 효율적으로 구성할 수 있다.

• 대한지구과학교육학회지
• /
• 제10권1호
• /
• pp.17-25
• /
• 2017

이 연구는 융합인재교육(STEAM)프로그램을 중학생들에게 적용하였을 때 논리적사고력에 미치는 영향을 조사하기 위한 것이다. 따라서, 융합인재교육(STEAM) 프로그램의 준거 틀인 상황제시, 창의적 설계, 감성적 체험의 수업절차에 따라, 융합인재교육(STEAM) 선행연구를 통해 프로그램을 개발하였다. 융합인재교육(STEAM)프로그램이 전체적으로 논리적사고력 향상을 확인하기 위해 중학생 2학년 47명을 무선표집하여 4주 동안 6차시의 수업을 실시하였다. 융합인재교육(STEAM)프로그램 실시 후 인지단계에서는 변화가 거의 없었으나 논리적 사고력이 향상되었고 특히 보존논리, 조합논리에서 효과적인 것으로 나타났다.(p<0.5)

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권3호
• /
• pp.103-110
• /
• 2013

논리 노력[1, 2]의 기법은 회로의 지연 값을 간단한 필산으로 신속하게 측정할 수 있는 기술이다. 이 기법은 설계 공정 시간을 절약하는 장점도 있지만 고정 지연이라는 조건에서 논리 경로의 면적이나 전력 소비를 최소화하여 설계할 수 없는 단점이 있다. 이 단점을 보완하는 방법을 논문[3]에서 제안하였지만, 논리 경로가 하나인 회로에만 국한되어 적용할 수 있는 방법이었다. 본 논문에서는, 균형 지연 모델을 기초로, 다중 논리 경로의 회로에 적용할 수 있는 향상된 게이트 크기 결정 방법을 제한하고자 한다. 시뮬레이션 결과, 기존 논리노력 방법과 비교하면 전력 소비 측면에서 거의 같았지만 회로의 설계 공간 측면에서는 약 52%의 효율성을 보였다.