• 전자공학회논문지
• /
• 제50권5호
• /
• pp.112-120
• /
• 2013

본 연구에서는 UHD($3840{\times}2160$)영상을 실시간 처리하는 고성능 H.264/AVC CAVLC 부호화기를 설계하였다. 연산처리 성능을 높이기 위해 통계값 탐색 과정과 코드워드 부호화 과정을 각각 1사이클에 처리하도록 설계하였다. 통계값 탐색과정을 1사이클에 처리하기 위해 16개 계수들의 '0' 또는 '0'이 아님을 표시하는 비트열을 만들어 산술 및 논리연산을 통해 통계값을 한 번에 구하였다. 그리고 코드워드 부호화 과정을 1사이클에 처리하기 위해 레벨의 코드워드 길이를 결정하는 계수들과 임계값들과의 비교 연산을 동시에 처리함으로써 코드워드 부호화 과정의 재귀적 연산을 제거하였다. 제안하는 H.264/AVC 병렬 CAVLC 부호화기는 통계값 탐색 단계과 코드워드 부호화 단계로 나뉘는 2단 파이프라인 구조로 고속 병렬 연산 회로를 구현하였으며, 산술 연산을 적용하여 코드워드 부호화 테이블을 회로의 크기를 줄이고자 하였다. 0.13um 공정에서 시뮬레이션한 결과, 게이트 수는 33.4Kgates이며, 최대동작주파수 100MHz에서 UD 영상을 초당 100프레임으로 실시간 처리가 가능하다.

• 한국콘텐츠학회논문지
• /
• 제10권11호
• /
• pp.341-351
• /
• 2010

경보시스템은 원자력발전소의 안전을 위해 매우 중요하다. 운전원은 경보발생시 경보와 그 원인 간의 논리적 관계를 파악하기 위해 논리도면을 참조한다. 이 논문은 전산화된 월성원자력발전소 3, 4호기 경보 논리도면에서 경보-원인 경로를 추적하는 시스템을 제안한다. 또한 논리도면의 전산화를 위하여 논리도면을 2차원 문자배열로 표시하고 이를 검증할 수 있는 문법을 제시였다. 그리고 추적된 경보-원인 간 논리경로와 논리 상태를 표시하기위하여 ND 및 DC 연산을 제안하였다. 이 시스템은 현재 월성원자력발전소에서 운영 중에 있다.

• 한국통신학회논문지
• /
• 제17권6호
• /
• pp.589-594
• /
• 1992

본 논문에서는 Lukasiewicz가 제시한 M-AND, M-OR, 보07연산을 기본으로 하는 다치(MultipleValued)논리 함수의 간단화 방법을 제 시 하였다. 먼저 간단화를 행하기 위해서는 Cube를 나열하는 방법에 의해서 그 결과가 틀리기 때문에 가장 효과적인 인접항을 찾는 방법은 간단화에서 무엇보다도 중요하다. 이 방법에 의하여 진리표에 주어진 2변수 다치논리함수를 분해하고 이함수로부터 적항수의 개수를 비교하였다 본 논문의 방법에 의하면 기존방법[3]에 비해 동일한 함수를 실현시키는데 소자수 및 코스트가 상당히 감소됨 이 밝혀졌다.

• 한국광학회지
• /
• 제8권6호
• /
• pp.492-499
• /
• 1997

굽은 비선형 도파로를 이용한 완전 광 스위치와 굽은 비선형 Y 분기각을 갖는 도파로를 이용한 완전 광 논리 연산소자를 제안하였다. 제안된 완전 광 스위치와 완전 광 논리 연산소자는 굽은 비선형 도파로를 따라가는 비선형파의 전파에 기초를 두고 있다. 빔의 전파특성은 도파로의 비선형성과 입력 파워, 도파로의 굽은 각도 등의 파라미터에 의해 좌우되므로 파라미터를 변화시켜 가면서 파워의 출력 특성을 계산해 보았다. 또한, 비선형 물질로 빠져 나오는 파워를 다양한 위치의 검출기에서 계산함으로써 특정한 검출기의 위치에서 가장 이상적인 디지털 스위칭 특성을 찾았고 도파로 끝과 비선형 물질로 빠져 나오는 파워의 비율에 의해 다양한 논리 함수(AND, OR, XOR)를 구현해 보았다.

• 한국정보통신학회논문지
• /
• 제12권10호
• /
• pp.1794-1800
• /
• 2008

본 논문에서는 PLA를 사용하여 디지털논리 스위칭함수를 효과적으로 구성하는 방법을 제안하였다. 제안한 방법은 먼저 포스트 대수를 기반으로 MIN 대수연산과 MAX 대수연산을 제안하였고, 이를 구현하기 위해 T-gate에 대해 논의하였다. 그리고 PLA의 기본 회로인 MIN 배열, MAX 배열과 리터럴에 대해 논의하였다. PLA를 사용하여 디지털논리스위칭함수를 설계하기 위해 변수분할, 모듈러 구조, 리터럴 생성기, 복호기와 인버터를 제안하였다. 제안한 방법은 좀 더 콤펙트하고 확장성이 용이하다.

• 한국통신학회논문지
• /
• 제36권11C호
• /
• pp.649-654
• /
• 2011

본 논문에선 리드 솔로몬 복호기의 오류갯수를 판별하는 마이크로콘트롤러의 새로운 설계법을 제시한다. 본 설계법을 통해 기존보다 빠르고 훨씬 회로량이 줄어든 최적화된 오류갯수 판별기용 산술논리연산장치회로를 설계할 수 있었다. 이 리드솔로몬 복호기는 거의 모든 디지털 통신 및 가전기기의 데이터 보존기기의 보호장치로 사용되어질 수 있다. 여기서는 제곱계산회로의 최소화가 가능해 병렬처리를 통해 오류갯수 판별기의 최적화를 이룰 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (2)
• /
• pp.58-60
• /
• 2005

대표적인 데이터마이닝 문제중의 하나인 연관규칙 탐사에는 지금까지 Apriori 기반의 많은 알고리즘들이 개발되어 왔다. 본 논문에서는 비트맵을 이용한 Apriori 알고리즘 구현방안을 제시한다. 우선, 핵심연산인 비트맵 논리곱(Bitmap AND)과 비트 카운팅(bit-counting)을 컴퓨터 CPU의 고급 기술을 이용해서 효과적으로 구현할 수 있음을 보인다. 또한, 트랜잭션 데이터를 비트맵으로 표현함으로써, 기존 Apriori와는 달리, 비트맵 논리곱 연산을 획기적으로 줄일 수 있는 방법을 제시한다. BAR의 이러한 구현기법을 통해, Apriori 기반의 최신 구현 방법에 비해, 성능이 최대 30배 정도 향상됨을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제7권3호
• /
• pp.16-22
• /
• 2002

컴포넌트의 효율적인 검색은 컴포넌트에 기반한 소프트웨어 개발에 필수적이다. 패싯 방식은 컴포넌트 검색 방법의 하나로 많은 연구의 대상이다. 이 논문에서 여러 개의 패싯값에 대한 논리 부정 검색에 사용되는 가중치 신경 접속 행렬을 효율적으로 만드는 새로운 알고리즘을 제안한다. 이 알고리즘을 사용하여 연산에 드는 복잡도를 향상할 수 있다. 또한 여러 개의 서로 다른 패싯을 사용하는 경우 이에 대한 논리적인 검색이 가능하도록 새로운 연산 방법을 제안하다.

• 전자공학회논문지CI
• /
• 제40권3호
• /
• pp.144-154
• /
• 2003

이 논문에서는, 이진 논리 함수(binary logic function)로 표현되는 개념들에 대한 새로운 학습방법인 논리적 진화방식(Logical Evolution)을 제안하였다. 그리고 이 방법을 통해 기존 귀납학습의 문제점들을 해결하고자 시도하였다. 사용하는 특징이 사전지식의 영향을 적게 받도록, 학습과정에서 얻어진 정보를 이용하여 특징을 생성하고 동시에 이를 이용하여 학습한다. 그리고 전체 자료가 아니라 개별 자료를 이용하여 특징생성 및 학습을 수행한다. 그 결과 새로운 문제가 주어지거나 입출력이 변경되는 경우에도, 이전의 특징을 재사용할 수 있으며 겨우에 따라서는 보다 효율적인 학습이 가능하다. 논리적 진화방식은 5가지 연산으로 구성되며, 이러한 연산들은 특징생성 및 학습 과정에서 논리적 평가방식(logical evaluation)에 의해 적절하게 선택되고 실행된다. 제안된 방법의 성능을 평가하기 위해서 MONK 문제와 새로 정의한 다른 문제를 이용하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1879_1880
• /
• 2009

본 논문에서는 제어상황에 따라 Type-1 Fuzzy Logic Controller가 선택적으로 rule을 사용하도록 rule 선택 알고리즘을 제안 한다. 그리고 이를 통해 연산 효율성을 높이는 방법에 관해 논한다. Type-1 Fuzzy Logic Controller는 기존의 제어기에 비해 설계하기 쉽고 성능이 더 뛰어나다. 그러나 제어 변수가 많아질수록 rule의 개수가 늘어나 연산량이 증가하게 된다. 연산량이 많아지면 고성능의 컴퓨터에서는 실시간 연산에 문제가 없으나 산업용 micro controller에서는 실시간 연산을 구현하는데 한계가 발생한다. 본 논문에서는 Type-1 Fuzzy Logic System의 논리구조에 근거하여 Type-1 Fuzzy Logic Controller의 연산량을 감소시킬 수 있는 알고리즘을 제안한다. 제안한 알고리즘은 제어상황에 따라 필요한 rule들만 선택적으로 제어값 도출을 위한 연산에 관여하도록 한다. Matlab 시뮬레이션을 통해 제안한 알고리즘의 유용성과 연산량을 실험하였다. 실험대상은 2륜 이동로봇으로 하였고 step 응답과 전/후진 시 결과를 관찰하였다. 실험 결과 제안한 알고리즘이 기존의 Type-1 Fuzzy Logic Controller에 비해 제어상황에 따라 필요한 rule들만 선택적으로 사용하는 것을 확인하였다. 결과적으로 연산 효율성이 향상되었다.