• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.104-112
• /
• 2007

본 논문에서는 저온 다결정 실리콘 공정에서 얻어지는 박막트랜지스터를 이용하여 $7{\times}7$ 병렬처리 곱셈기를 설계하였다. 7개의 부분곱은 Folding 회로를 기본으로 설계된 다치 논리 회로(7-3 Compressor)와 3-2 Compressor를 통해 2비트로 출력되어 Carry Propagating Adder로 전달되는 구조를 통해 Carry전달 지연을 최소화하여 연산속도를 향상시켰다. 그리고 전류모드로 동작하는 곱셈기에서 사용되는 전류원을 부분적으로 차단함으로써 전력소모를 감소시켰다. HSPICE 시뮬레이션 과정을 통해 제안된 곱셈기는 Wallace Tree 곱셈기에 비해 PDP(Power Delay Product)가 23%, EDP(Energy Delay Product)가 59%, 연산 속도가 47% 향상됨을 확인하였다.

• 대한지리학회지
• /
• 제37권4호
• /
• pp.371-384
• /
• 2002

지역개발의 결과인 지표환경의 변화를 예측하는 일은 지속 가능한 환경을 보전하기 위한 수단으로서 대단히 중요하다. 본 연구에서는 다중분광영상 자료를 이용한 퍼지논리연산을 통하여 안면도의 최근 20년(1901~2000) 간의 지표경관 변화를 예측하고 실제 변화된 내용과 비교 검토하였다. 안면도에 대한 문헌, 지도 및 현지 답사한 결과에 의하면, 1980년대 이전에 주로 해안간척과 황무지개간, 초지 조성 등으로 토지이용 형태가 변화되어 왔다. 그러나 1980년대 중반 이후부터는 해수욕장 주변과 준농림지역을 중심으로 민박시설과 점포 등이 무질서하게 들어섰으며, l990년대에는 관광지 개발 및 토시지역의 확장으로 농경지는 증가하였으나 해안지역과 취락지역의 산림이 심각하게 훼손되었다. 퍼지논리연산을 이용하여 지표환경 변화를 통합하여 예측한 결과와 2000년 위성영상에서 얻은 안면도의 지표환경은 비교적 정확하게 일치하였다. 안면도 지역에서 대규모 토지피복 변화가 일어날 가능성이 높은 지역들은 해안과 가까운 평지에 위치한 지역으로 예측되었는데 실제로 이 지역은 현재 대규모 개발이 진행 중이어서 연안환경 악화의 우려를 자아내고 있다. 따라서 본 방법은 향후 지표환경 변화 연구를 위한 효과적으로 적용될 수 있을 것으로 기대된다.

• 정보처리학회논문지A
• /
• 제14A권4호
• /
• pp.203-208
• /
• 2007

본 논문에서는 CMOS 다치 논리회로를 이용하여 $64{\times}64$ 비트 Modified Booth 곱셈기를 설계하였다. 설계한 곱셈기는 Radix-4 알고리즘을 이용하여 전류모드 CMOS 4치 논리회로로 구현하였다. 이 곱셈기는 트랜지스터 수를 기존의 전압모드 2진 논리 곱셈기에 비해 64.4% 감소하였으며, 내부 구조를 규칙적으로 배열하여 확장성을 갖도록 설계하였다. 설계한 회로는 2.5V의 공급전압과 단위전류 $5{\mu}A$를 사용하여, $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며 HSPICE를 사용하여 검증하였다. 시뮬레이션 결과, 2진 논리 곱셈기는 $7.5{\times}9.4mm^2$의 점유면적에 9.8ns의 최대 전달지연시간과 45.2mW의 평균 전력소모 특성을 갖는 반면, 설계한 곱셈기는 $5.2{\times}7.8mm^2$의 점유면적에 11.9ns의 최대 전달지연시간과 49.7mW의 평균 전력소모 특성으로 점유면적이 42.5% 감소하였다.

• 전자공학회논문지
• /
• 제54권1호
• /
• pp.41-45
• /
• 2017

본 논문에서는 조합논리스템의 효율적인 다중출력스위칭함수 구성의 한 가지 방법을 제안하였다. 제안한 방법의 시간영역기반의 멀티플렉싱을 기반으로 공통다중종단노드확장논리결정도를 도출하여 최종 조합논리시스템의 다중출력스위칭함수를 구하므로 기존의 시간영역기반의 멀티플렉싱에 비해 최적화된 입력변수의 쌍과 출력변수 쌍을 상당히 줄일 수 있으며, 또한 코스트 면에서도 유리하다. 또한, 입출력단자 수의 감소, 회로구성의 간략화, 연산속도의 향상 등의 이점이 있으며 기존의 방법에 비해 좀 더 정규성과 확장성이 용이하다.

• 철학연구
• /
• 제139권
• /
• pp.1-21
• /
• 2016

문장 서술의 일관성이나 진 위를 신속 정확히 파악하기 위해서 컴퓨터의 힘을 빌릴 수 있다. 따라서 문장논리의 컴퓨터프로세싱으로 문장 전체 서술의 일관성이나 진 위를 신속 정확히 파악하기 위한 연구가 있을 만하다. 이런 필요에 따라 본 연구에서는 컴퓨터프로세싱과정을 기획하고, 그 프로세싱에 필요한 테이블을 작성하고, 그리고 5개 논리규칙의 테이블을 우선 개발하여 활성화해본다. 그래서 차후 연구에서 10개의 기본추론규칙과 11개의 파생추론규칙 각각의 테이블을 개발하고, 그 다음 개발된 테이블들을 활성화하여 구축한 DB 위에 서버 프로그래밍 JSP와 클라이언트 프로그래밍 JAVA를 이용하여 문장논리규칙을 프로세싱하는 토대를 마련한다. 2장에서 프로세싱과정의 기획은 먼저 논리연산테이블을 탐색해서 논리규칙과 추론규칙을 공식으로 구분하고, 공식에 사용할 조합을 구분해서 순번으로 열거하는 작업을 하도록 하여, 변수 테이블, 논리기호 테이블, 입력처리 테이블을 작성한다. 그래서 차후 연구에서 주어부와 술어부를 활성화한 DB 위에 서버 프로그래밍 JSP와 클라이언트 프로그래밍 JAVA를 이용하여 문장의 참 거짓을 판명하도록 준비한다. 3장에서는 2장에서 작성 준비한 테이블을 참고해서 문장논리를 위해 명제적 계산, 문장논리 계산 혹은 진술논리 계산에 사용되는 5개의 논리규칙 즉, 이중부정규칙, 드모르간규칙, 교환규칙, 결합규칙 그리고 분배규칙 모두의 테이블을 개발하고, 마지막 4장에서는 개발한 테이블의 활성화로 DB 구축과 더불어 논리규칙 프로세싱하는 단계까지 이론적 구상을 해본다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제27권7호
• /
• pp.691-701
• /
• 2000

소프트웨어 문서는 수많은 논리적인 객체와 객체간의 관계로 이루어진 구조를 가지고 있으며 그 구조가 빈번하게 변경될 수 있다. 본 논문에서는 소프트웨어 편집 과정에서 적용되는 연산에 기반한 미세 단위 소프트웨어 객체의 버전 및 일관성 관리 모델을 제안하였다. 모든 소프트웨어 객체는 연산으로 구성된 인터페이스를 가지고 객체의 편집은 연산을 통해서 이루어진다. 편집기를 통하여 객체에 적용된 연산은 연산 히스토리에 기록되고 버전 관리와 소프트웨어 구성 요소간의 일관성 관리에 이용된다. 객체의 버전은 연산 히스토리를 이용한 델타를 이용하여 저장되고 검색되므로 델타 추출을 위한 비교 과정이 필요 없으며 버전간의 변경 내용을 쉽게 파악하여 버전 전파 여부를 결정지을 수 있다는 장점이 있다. 일관성은 객체간의 종속성과 객체에 적용된 연산의 종류에 의해 관리되므로 불필요한 변경 전파를 피할 수 있다. 본 논문에서는 객체에 적용된 연산을 기반으로 하여 버전 검색 및 미세 단위 일관성에 대한 정형적인 모델을 제시하였다.

• 한국전자통신학회논문지
• /
• 제11권1호
• /
• pp.29-36
• /
• 2016

최근 들어 양자 논리 회로의 저비용 실현 가능성을 가진 $NCV-{\mid}v_1$ >라이브러리라 불리는 새로운 종류의 양자 게이트가 주목을 받고 있다. $NCV-{\mid}v_1$ > MCT 게이트는 입력부에 타깃 입력을 제어하는 $CV-{\mid}v_1$ > 게이트와 정크 비트 제거를 위한 수반 게이트의 종속 AND 구조를 갖는다. 본 논문은 $NCV-{\mid}v_1$ >라이브러리에 대응하는 대칭적 쌍대 특성을 갖는 $NCV^{\dag}-{\mid}v_1$ >라이브러리라 불리는 새로운 게이트를 제안한다. 새로운 $NCV^{\dag}-{\mid}v_1$ >라이브러리는 특정 조건에서 OR 논리로 작동한다. $NCV-{\mid}v_1$ >라이브러리와 $NCV^{\dag}-{\mid}v_1$ >라이브러리를 함께 사용하면 MPMCT 게이트와 SOP 및 POS형 양자논리 회로의 저비용 실현이 가능하며, 순방향과 역방향 연산에 대한 상이한 연산 속성 때문에 듀얼 게이트 성질이 기대된다.

• 한국수학사학회지
• /
• 제17권4호
• /
• pp.45-64
• /
• 2004

${\lambda}$-연산은 ‘다시쓰기 규칙’으로 정의되는 계산을 위해 함수들이 형성되고, 결합되고, 활용되는 수학적 형식 체계이다. 컴퓨터과학의 발전과 더불어 많은 프로그래밍 언어들이 ${\lambda}$-연산을 원리로 삼고 있다. 나아가서, ‘커리-하워드 대응’ 덕분에 미제 연역에 의해 수행된 증명과 컴퓨터 프로그래밍 사이에 대응 관계를 설정할 수 있게 되었다. 이 글의 목적은 교육적인 차원에서 아직은 잘 알려져 있지 않은 주제를 대중화시키는 데에 있다. 논리학과 컴퓨터 과학에서 L-연산의 영향은 차후의 연구과제로 남아 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.499-503
• /
• 2000

본 논문에서는 기존 2진 FFT(Fast fourier transform)에서 확장해 다치논리 연산기를 이용해서 고속 다치 FFT 연산기를 구현하였다. 이를 바탕으로 구현한 FFT 연산의 가산은 기존의 2치 FFT연산과 비교해 결선과 트랜지스터 개수도 반으로 줄어지는 효과가 있다. 캐리 전파없는 가산기를 구현하기 위해서 (0,1,2,3)의 과잉 디지트 집합을 이용한 과잉 양의 수 표현(Reduntandt Positive-digit number Representation)을 FFT 내부적으로 이용하였고 이로 인해 능동소자의 감소와 이를 연결하기 위한 결선의 감소의 효과가 있고 VLSI(Very large scale intergation)의 설계시 정규성과 규칙성으로 효과적이다. FFT의 가산동작을 위해서는 캐리전파없는 가산기를 사용하였고 그리고 곱셉작용을 위해서는 곰셉기의 연산시간이 길고 면적이 큼으로 간단한 수학적 동작을 위해서 다치 LUT(Look up table)을 이용해 곱셈의 역할을 대신하였다. 마지막으로 시스템의 호환을 위해 하이브리드형 다치 FFT 연산기를 설계하여 예로 제시하였다.

• 대한전자공학회논문지SD
• /
• 제42권1호
• /
• pp.57-67
• /
• 2005

고속 스칼라곱 연산은 타원곡선 암호 응용을 위해서 매우 중요하다. 보안 상황에 따라 유한체의 크기를 변경하려면 타원곡선 암호 보조프로세서가 크기 가변 유한체 연산 장치를 제공하여야 한다. 크기 가변 유한체 연산기의 효율적인 연산 구조를 연구하기 위하여 전형적인 두 종류의 스칼라곱 연산 알고리즘을 FPGA로 구현하였다. Affine 좌표계 알고리즘은 나눗셈 연산기를 필요로 하며, projective 좌표계 알고리즘은 곱셈 연산기만 사용하나 중간 결과 저장을 위한 메모리가 더 많이 소요된다. 크기 가변 나눗셈 연산기는 각 비트마다 궤환 신호선을 추가하여야 하는 문제점이 있다. 본 논문에서는 이로 인한 클록 속도저하를 방지하는 간단한 방법을 제안하였다. Projective 좌표계 구현에서는 곱셈 연산으로 널리 사용되는 디지트 serial 곱셈구조를 사용하였다. 디지트 serial 곱셈기의 크기 가변 구현은 나눗셈의 경우보다 간단하다. 최대 256 비트 크기의 연산이 가능한 크기 가변 유한체 연산기를 이용한 암호 프로세서로 실험한 결과, affine 좌표계 알고리즘으로 스칼라곱 연산을 수행한 시간이 6.0 msec, projective 좌표계 알고리즘의 경우는 1.15 msec로 나타났다. 제안한 타원곡선 암호 프로세서를 구현함으로써, 하드웨어 구현의 경우에도 나눗셈 연산을 사용하지 않는 projective 좌표계 알고리즘이 속도 면에서 우수함을 보였다. 또한, 메모리의 논리회로에 대한 상대적인 면적 효율성이 두 알고리즘의 하드웨어 구현 면적 요구에 큰 영향을 미친다.