• 정보처리학회논문지A
• /
• 제17A권3호
• /
• pp.121-126
• /
• 2010

본 논문에서는 저 전압 스윙 기술을 적용하여 저 전력 회로를 구현하고, 슬립 트랜지스터 (sleep-transistor)를 이용하여 누설전류를 최소화하는 새로운 저 전력 MOS 전류모드 논리회로 (MOS current-mode logic circuit)를 제안하였다. 제안한 회로는 저 전압 스윙 기술을 적용하여 저 전력 특성을 갖도록 설계하였고 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 슬립 트랜지스터로 사용하여 누설전류를 최소화하였다. 제안한 회로는 $16\;{\times}\;16$ 비트 병렬 곱셈기에 적용하여 타당성을 입증하였다. 이 회로는 슬립모드에서 기존 MOS 전류 모드 논리회로 구조에 비해 대기전력소모가 1/104로 감소하였으며, 정상 동작모드에서 11.7 %의 전력소모 감소효과가 있었으며 전력소모와 지연시간의 곱에서 15.1 %의 성능향상이 있었다. 이 회로는 삼성 $0.18\;{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 한국멀티미디어학회논문지
• /
• 제9권8호
• /
• pp.982-999
• /
• 2006

본 논문에서는 복합 칼라정보와 얼굴의 기하학적 정보를 이용한 인터넷 기반 얼굴관상해석 및 자동 얼굴 컨텐츠 생성시스템을 제안하였다. 제안한 시스템은 YCbCr과 YIQ 칼라모델의 Cr과 I 성분의 논리곱 연산처리로 얼굴영역을 검출하였다. 검출한 얼굴영역에서 얼굴의 기하학적 정보로부터 얼굴 특징자를 추출 하였으며 각 특징자들을 세부 분류하여 얼굴 관상을 해석하도록 하였다. 또한 제안한 시스템은 추출과 분류된 특징자로부터 개인의 얼굴에 가장 적합한 얼굴 아바타 컨텐츠를 자동 생성할 수 있게 하였다. 실험결과 제안한 방법은 기존의 얼굴인식 방법에 비해 실시간 얼굴검출과 인식은 물론 정량적인 얼굴관상해석과 자동 얼굴 아바타 생성이 가능하였다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.104-112
• /
• 2007

본 논문에서는 저온 다결정 실리콘 공정에서 얻어지는 박막트랜지스터를 이용하여 $7{\times}7$ 병렬처리 곱셈기를 설계하였다. 7개의 부분곱은 Folding 회로를 기본으로 설계된 다치 논리 회로(7-3 Compressor)와 3-2 Compressor를 통해 2비트로 출력되어 Carry Propagating Adder로 전달되는 구조를 통해 Carry전달 지연을 최소화하여 연산속도를 향상시켰다. 그리고 전류모드로 동작하는 곱셈기에서 사용되는 전류원을 부분적으로 차단함으로써 전력소모를 감소시켰다. HSPICE 시뮬레이션 과정을 통해 제안된 곱셈기는 Wallace Tree 곱셈기에 비해 PDP(Power Delay Product)가 23%, EDP(Energy Delay Product)가 59%, 연산 속도가 47% 향상됨을 확인하였다.

• 한국콘텐츠학회논문지
• /
• 제10권4호
• /
• pp.76-83
• /
• 2010

본 논문에서는 입력된 실제 영상을 판화와 같은 느낌이 나는 영상으로 변환하는 기법을 제안한다. 즉 이 기법은 입력된 영상을 영상처리 기법을 이용하여 사람이 작업한 것과 같은 고무 판화 느낌이 나는 영상으로 변환한다. 먼저 원본 영상에서 윤곽선을 검출한 후 반전시키고, 잡음 성분의 선이나 점들을 제거하고, 선명화 처리를 하여 첫 번째 영상을 만든다. 다음, 첫 번째 영상과 유사한 방법으로 두 번째 영상을 만든 후, 마지막으로 논리곱을 이용하여 이 두 영상을 합성한다. 이와 같이 처리하여 고무판과 조각칼이 함께 만드는 효과를 표현한다. 또한, 외곽선 검출의 이중 적용이 선폭을 강화하고 잡음 성분의 미세 선을 제거 하는데 효과적임을 보인다.

• 한국정보통신학회논문지
• /
• 제2권3호
• /
• pp.439-446
• /
• 1998

본 논문에서는 다치 논리를 기본으로 한 SD 가산기 및 PD 가산기를 설계하였다. 전류 모드 CMOS 회로를 이용하여 다치 논리를 구현하였으며 부분곱으로 전압모드 CMOS 회로도 이용하였다. 설계된 회로에 대한 검증은 대부분 SPICE 시뮬레이션을 통해 확인하였다. 다치 부호를 적용한 SD(Signed-Digit) 수 표현을 사용하여 자리 올림 신호의 전송이 자리수에 관계없이 1단에서 실행되게 함으로써 병렬연산의 고속화를 가능하게 하였고, 또한 M개의 다 입력을 처리하는 가산기에서는 적당한 PD(Positive-digit) 수 표현을 사용하여 가산의 단수를 줄일 수 있으므로 연산의 고속화 및 고집적화를 가능하게 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.594-597
• /
• 2010

본 논문에서는 기존 고가의 카메라센서 기반으로 화재를 검출하는 방법 대신 저가의 카메라 시각 기능만 사용하여 화재를 검출하는 방법을 제안하였다. 제안한 방법은 YCbCr과 YIQ 칼라모델을 사용하여 화재 후보영역을 검출하였다. 화재 후보영역에서 화재의 외부 경계추출, 노이즈 제거 등의 영역해석을 수행함으로써 화재를 검출하였다. 실험결과 제안한 방법은 주위환경의 변화에 무관하게 화재를 감지하는 매우 좋은 결과를 보여 준다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권7_8호
• /
• pp.642-648
• /
• 2003

본 연구에서는 유한 상태 기계들 간의 동치 여부를 검증하고자 한다. 즉 모든 입력에 대하여 유한 상태 기계의 반응이 항상 동일한지를 판정하고자 한다. 만약 두 개의 유한 상태 기계가 동치라고 판정된다면, 복잡한 유한 상태 기계는 단순한 기계로 대치될 수 있다. 또한 명세와 구현이 모두 유한 상태 기계로 표현된 경우, 동치 검사를 이용해서 구현이 명세를 만족하는지 결정할 수 있다. 본 논문에서는 이와 같은 유한 상태 기계의 동치 검사를 모델 검사 기법으로 다음과 같이 해결한다. 주어진 유한 상태 기계${M_A}와 {M_R}$를 조합하여 모델 $M = {M_A} {\times} {M_\beta}$을 구축하고, 검사할 동치 조건을 시제 논리식 ${\Phi}$로 기술한다. 만일 모델이 시제 논리식을 만족한다면$(M={\Phi})$ 두 기계는 동치이다. 그렇지 않다면 두 기계는 비동치이며 그 이유를 설명하는 반례를 제공한다. 전 과정이 자동화되었으며, 여러 개의 사례 연구에 적용한 결과 만족할 만한 결과를 얻었다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2002년도 춘계학술대회 및 임시총회
• /
• pp.140-143
• /
• 2002

본 논문에서는 자율수중운동체(AUV, Autonomous Underwater Vehicle)의 실시간 충돌회피에 적용되는 휴리스틱 탐색기법에 적합한 퍼지조건연산자와 알파절단(aleph-cut)의 선택에 관해 논한다. 퍼지조건연산자와 알파절단은 두 퍼지관계에서 새로운 퍼지관계를 생성시키는 퍼지삼각논리곱의 연산에 적용되는데 이것은 휴리스틱탐색기법의 이론적 기반이 된다. 본 논문은 평가함수를 이용한 새로운 휴리스틱탐색기법을 설계하고, 이에 가장 적합한 퍼지조건연산자와 알파절단을 제안한다. 제안된 퍼지조건연산자와 알파절단의 검증을 위해 경로경비와 합리적인 경로를 생성하는 알파절단의 개수 관점에서 모든 경우의 퍼지조건연산자와 알파절단에 대해 시뮬레이션 한다. .

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1996년도 추계학술대회 학술발표 논문집
• /
• pp.106-110
• /
• 1996

고밀도 집적회로(VLSI)의 설계 과정에 있어 테스트(test)는 매우 중요한 과정으로서, 회로내의 결함(fault)을 찾기 위해 일련의 입력값을 넣어 그 출력값으로 고장 여부를 판단한다. 회로의 테스트를 위하여 사용되는 일련의 입력값을 테스트패턴(test pattern)이라 하며 최고 2n개의 테스트패턴이 생성될 수 있다. 그러므로 얼마나 작은 테스트패턴을 사용하여 회로의 결함 여부를 판단하느냐가 주된 관점이 된다. 기존의 테스트 패턴 생성 알고리즘인 휴리스틱(heuristic)조건에서 가장 큰 문제점은 빈번히 발생하는 백트랙(backtrack)과 이로 인한 시간과 기억장소의 낭비이다. 본 논문에서는 이러한 문제점을 보완하기 위해 퍼지 기법을 이용한 새로운 알고리즘을 제안한다. 제안된 기법에서는 고장신호 전파과정에서 여러개의 전파경로가 존재할 때, 가장 효율적인 경로를 선택하는 단계에서 퍼지 관계곱(Fuzzy Relational Product)을 이용한다. 이 퍼지 기법은 백트랙 수를 줄이고 기억장소와 시간의 낭비를 줄여 테스트 패턴 생성의 효율을 증가시킨다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2015년도 하계학술대회
• /
• pp.552-554
• /
• 2015

본 논문은 AVX2 (Advanced Vector eXtension 2) 명령어 집합을 이용하여 HEVC (High Efficiency Video Coding) 복호화기의 역-변환 모듈을 고속화하는 방법을 제안한다. AVX2 명령어 집합은 256 비트 레지스터를 사용하여 다수의 데이터를 한번의 명령을 통해 병렬적으로 연산할 수 있으며 반복적인 산술 연산 혹은 논리 연산 구조에서 효율적이다. 제안하는 방법은 AVX2 명령어 집합을 이용하여 $8{\times}8{\sim}32{\times}32$ 크기의 TU (Transform Unit) 단위로 수행되는 역-변환 연산을 행렬의 곱 형태로 연산하여 고속화하였다. 실험 결과 AVX2 명령어 집합을 이용한 역-변환 연산은 Chen 알고리즘에 비해 평균 51% 속도 향상을 보였으며 SSE (Streaming SIMD Extension) 명령어 집합을 이용한 연산에 비해 평균 20%의 속도 향상 결과를 얻을 수 있었다.