• 대한전자공학회논문지SP
• /
• 제46권3호
• /
• pp.68-74
• /
• 2009

본 논문에서는 비디오 부호화기와 복호화기의 참조 영상 버퍼와 메모리 대역폭을 효과적으로 줄이는 방법을 제안한다. 일반적인 비디오 코덱에서 코딩의 효율을 높이기 위하여 이전 프레임들을 참조하는 방법을 많이 사용하는데, 최근에는 메모리 사용 및 메모리와 프로세서 간의 데이터 대역폭의 효율을 높이기 위하여 참조 프레임을 압축하여 저장하는 방법이 연구되고 있다. 이 방법은 이미 압축 및 복원 과정을 통해 열화가 생긴 참조 영상에 대하여 재 압축을 실행하고, 또 기존의 압축 코덱 내부에 부호화기와 복호화기가 추가되는 경우이기 때문에, 화질의 열화를 최소화하면서 복잡도가 낮은 코덱이 요구된다. 이에 관련된 대부분의 연구는 화질의 열화를 최소화하면서 효과적인 재압축을 할 수 있는 방향으로 진행되며 보통 양자화를 위해 고정길이 비트할당 방법을 사용한다. 본 논문에서는 영상의 특성을 고려한 적응적 블록단위 최대-최소 양자화를 통해 복잡도가 낮으면서 화질의 열화를 최소화 한 방법을 제안한다 제안한 방법에서는 $8{\times}8$ 크기의 블록을 기본 처리 단위로 하여 메모리 접근성을 용이하게 하면서, $8{\times}8$ 블록 내부의 $4{\times}4$ 블록 단위로 적응적인 양자화를 적용한다. 실험결과 기존의 고정길이 비트 할당을 통한 재 압축 방법에 대하여 BD-bitrate 관점에서 평균 1.7%, BD-PSNR 관점에서 평균0.03%의 성능향상을 얻을 수 있었다.

• 한국멀티미디어학회논문지
• /
• 제12권10호
• /
• pp.1374-1385
• /
• 2009

최근 CPU의 속도는 메모리의 속도에 비해 훨씬 빠르게 향상되었다. 따라서 주기억 장치의 접근이 주기억장치 데이터베이스 시스템의 성능에서 병목현상으로 나타나고 있다. 기억장치 접근 속도를 줄이기 위해 캐시메모리를 이용하지만, 캐시메모리는 요구되는 데이터가 캐시에서 찾을 수 있는 경우에만 기억장치 접근속도를 줄일 수 있다. 본 논문에서는 $CST^*$-트리라는 범위질의를 위한 새로운 캐시 적응 T-트리 색인구조를 제안한다. $CST^*$-트리는 색인 엔트리를 저장하지 않는 축소된 내부노드들을 캐시메모리에 올려 사용함으로써 캐시메모리의 활용도를 높인다. 그리고 인접한 단말노드들과 내부 색인노드들을 링크포인터를 통해 서로 연결함으로써 색인 엔트리들의 순차적 접근을 가능하도록 한다. 본 논문에서는 성능평가를 위한 비용 모델을 개발하고, 이를 이용하여 캐시미스 발생 횟수를 평가하였다. 그 결과 단일키 값 검색에서는 기존의 캐시만을 고려한 CST-트리에 비해 약 20~30%의 캐시미스 발생 횟수가 감소하였고, 범위질의에서는 기존의 범위질의만을 고려한 색인구조인 $T^*$-트리에 비해 약 10~20%의 캐시미스 발생 횟수가 감소하였다.

• 대한전자공학회논문지TC
• /
• 제39권12호
• /
• pp.513-519
• /
• 2002

본 논문에서는 고속 데이터 전송을 위한 OFDM(Orthogonal Frequency Division Multiplex) 시스템용 고속 FFT 프로세서를 제안한다 제안된 구조는 단일 메모리 구조를 채택하였으며 고속 연산을 위해 Radix-4 알고리즘과 메모리 뱅크 구조를 사용하였다. 또한, 버터플라이 출력이 입력 데이터의 위치에 저장되는 In-place 메모리 구조를 사용하여 메모리의 크기를 줄였다. 설계한 프로세서는 내부 데이터와 회전인자는 각 각 20 비트로 설계되었으며, 약 80dB의 SQNR 성능을 갖는다. 그리고 VHDL로 모델링한 후 삼성 0.5㎛ SOG 공정으로 합성하여 메모리를 제외한 전체 게이트 수가 98,325개를 보였으며 제안된 구조는 1,024-포인트부터는 기존의 파이프라인 구조보다 하드웨어 측면에서 이득을 가진다. 동작속도는 42MHz로 256-포인트 연산이 6㎲에 처리 가능한 구조로 HomePlug 표준안의 8.4㎲의 처리속도를 만족시킨다.

• 대한전자공학회논문지SD
• /
• 제37권3호
• /
• pp.55-61
• /
• 2000

본 논문에서는 MPEG-2 비디오 인코더의 프레임 인터페이스 모듈에 대한 효율적인 하드웨어 구조를 제안한다. 인코더 모듈과 SDRAM 사이의 메모리 버퍼 크기를 줄이기 위해, 한 매크로 블록에 필요한 메모리액세스 시간을 dual-bank 동작과 버스트 길이 변화를 사용하여 필요 클럭 수를 최소화 한다. 이 최소화된 메모리 액세스 방법으로 인해 남는 클럭 사이클을 랜덤 액세스 횟수로 할당함으로써, 내부버퍼 크기, 데이터버스의 폭과 제어논리회로의 크기를 줄일 수 있었다. 제안된 프레임 메모리 모듈은 54㎒의 주파수에서 동작하며 설계된 라이브러리는 VTI/sup тм/ 0.5㎛ CMOS TLM 표준셀공정을 사용하였다. 제안된 구조를 C-code하드웨어 모델에 의해 생성된 테스트 벡터와 합성된 회로의 모의실험 결과를 비교함으로써 검증하였다. 제안된 구조의 버퍼 면적은 기존 구조의 버퍼 면적의 40%로 줄일수 있었다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.47-58
• /
• 1999

급속한 프로세서 성능 향상에 따라 메인 메모리와의 속도차이를 극복하기 위해서 캐쉬메모리의 사용이 일반화 되었다. 일반적으로 내장된 캐쉬 블록의 메모리는 그 크기가 작기 때문에 테스트 관점에서 테스트 시간보다는 고장 검출률이 중요하다. 따라서 본 논문에서는 다양한 고장 모델을 테스트할 수 있는 테스트 알고리듬과 상대적으로 적은 오버헤드를 갖는 새로운 BIST(Built-In Self Test) 구조를 제안하였다. 새로운 동시 테스트 BIST 구조에서는 캐쉬제어 블록의 비교기를 태그 메모리 결과분석기로 사용한다. 이를 위한 비교기의 선행 테스트를 위해 변형된 주사사슬을 사용하여 테스트 클록을 감소하였다. 몇 개의 경계주사 명령어를 추가하여 내부 테스트 회로들을 제어할 수 있다. 새로운 메모리 테스트 알고리듬은 12N의 복잡도를 갖고 SAFs, AFs, TFs linked with CFs, CFins, CFids, SCFs, CFdyns 및 DRFs의 고장을 테스트할 수 있으며, 새로운 BIST 구조는 합성결과 기존의 동시 테스트 방법보다 약 11%의 오버헤드 감소가 가능하였다.

• 사물인터넷융복합논문지
• /
• 제9권3호
• /
• pp.7-12
• /
• 2023

디지털 포렌식에서 가장 중요하게 여기는 특징 중 하나는 무결성이다. 무결성은 데이터가 변조되지 않았음을 의미한다. 디지털 포렌식 과정에서 증거를 수집하는데 이 증거가 나중에 변조되었다면 증거로 사용될 수 없다. 아날로그 증거물은 사진을 찍어놓는 방식 등을 통해 변조된 사실을 쉽게 파악할 수 있다. 그러나 저장매체 속의 데이터 즉, 디지털 증거는 눈에 보이지 않기 때문에 변조되었는지 알기가 어렵다. 그래서 이 증거 데이터가 증거 수집 단계에서 법정 제출까지의 과정 중 변조가 되지 않았음을 증명하기 위해 해시값을 사용한다. 해시값은 증거 수집 단계에서 저장 데이터로부터 수집한다. 그러나 NAND 플래시 메모리는 내부적인 동작의 특성 때문에 시간이 지나면 물리적 데이터 형상이 수집 단계와 달라질 수 있다. 본 논문에서는 고의적인 데이터 훼손을 시도하지 않더라도 플래시 메모리의 물리적 형상이 변경될 수 있는 플래시 메모리의 특성 및 기술들을 연구한다.

• 정보처리학회논문지D
• /
• 제14D권6호
• /
• pp.675-688
• /
• 2007

잘못된 메모리 접근으로부터 발생되는 오류는 C언어로 작성된 프로그램에서 가장 빈번하게 발생하는 오류이다. 이러한 오류를 자동으로 검출하기 위한 기존의 상용화 도구 및 연구결과는 수행시간에 테스트 대상 프로그램에 가해지는 부가적인 오버헤드가 매우 크거나 검출할 수 있는 메모리 접근오류의 종류가 제한적이다. 본 논문에서는 기존연구의 한계점을 개선한 새로운 메모리 접근오류 검출기법을 제안하고 실험을 통해 기존연구와의 비교분석을 수행하였다. 본 논문은 C언어 기반 프로그램의 소스코드 분석기법에 기반하고 있으며, 테스트 대상 프로그램에 할당된 동적 메모리 블록의 주소 범위에 대해 컬러링 기법을 적용한다. 본 논문에서 제안하는 오류검출기법은 기존의 바이너리 코드 분석기법에 비해 다양한 형태의 메모리 접근오류를 검출할 수 있으며, 테스트 대상 프로그램의 수행시간에 요구되는 메타데이터의 유지 및 갱신연산에 따른 공간 및 성능오버헤드가 기존의 소스코드 분석기법에 비해 개선되었다. 또한 본 논문에서 제안하는 기법은 테스트 대상 프로그램과 공유 라이브러리간의 호환성 문제를 일으키지 않으며, 메모리 할당함수의 내부 메커니즘을 변경하지 않는 특징을 갖고 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.471-474
• /
• 2012

정부의 행정기관과 사법기관들은 정보보안을 위해서 네트워크 분리와 CERT를 구축하여 활용하고 있다. 하지만 입법부는 기본적인 보안시스템만을 갖추고 있어, 상대적으로 보안 취약점이 많다. 본 논문에서는 입법부인 국회와 국회사무처, 국회도서관에 대한 정보보안을 위한 연구를 한다. 국회 정보보안을 위한 네트워크 구성을 외부의 인터넷과 직접 연결된 인터넷 네트워크와 내부 업무 네트워크로 분리하는 것이다. 네트워크 분리에 따른 자료의 이동은 보안USB 메모리를 이용하는데, 사용자가 불편한 문제점을 가지고 있다. 문제점 분석과 보안USB 메모리 사용에 대한 보안 취약성 문제를 연구를 한다. 이를 개선하기 위한 사용자의효율성 및 대책과 보안성을 강화하는 방안에 대해 연구한다.

• 전기전자학회논문지
• /
• 제6권1호
• /
• pp.80-86
• /
• 2002

본 논문에서는 2차원 분할을 이용한 병렬 처리가 가능한 리프팅 스킴(lifting scheme) DWT(Discrete Wavelet Transform)를 구현하는 하드웨어 구조를 제안한다. 기존의 DWT 하드웨어 구조는 웨이블릿(Wavelet) 변환이 갖는 특성 때문에 병렬 처리 구조를 구현하는 데 있어서 메모리와 하드웨어 자원이 많이 필요하였다. 제안된 구조는 기존의 구조와 달리 데이터 흐름을 분석하여, 분할 과정을 2차원으로 수행하는 방법을 제안하였다. 이러한 2차원 분할 방법을 파이프라인 구조를 사용하여 병렬 처리의 효율을 증가 시켜 50% 정도의 출력 지연의 감소된 결과를 얻을 수 있었다. 또한 데이터 흐름의 분석과 출력 지연의 감소는 내부 메모리의 사용을 감소 시했으며, 리프팅 스킴의 특성을 이용하여 외부 메모리의 사용을 감소시키는 결과를 얻을 수 있다.

• 대한전자공학회논문지SD
• /
• 제37권6호
• /
• pp.1-8
• /
• 2000

본 논문에서는 플래시 메모리의 비트라인 공유에 따른 간섭현상을 최소화한 센스 엠프를 제시하였다. 외부소자에서 내부 플래시 메모리를 읽고자 하였을 때 발생할 수 있는 간섭현상은 공유된 비트라인으로 인하여 출력에서 에러가 발생할 수 있다. 주된 원인으로는 칩의 소형화에 따른 얇은 부유 게이트 옥사이드층의 사용에 따른 전하의 이동에 따라 발생한다. 본 논문에서는 전하의 이동을 최소화 하기 위해서는 공유된 비트라인에 인가되는 전압을 낮추었으며, 낮은 비트라인 전압으로도 플래시 셀의 데이터의 값을 판정할 수 있는 센스 앰프를 설계, 구현, 검증하였다.