• 대한전자공학회논문지TC
• /
• 제45권7호
• /
• pp.1-8
• /
• 2008

Low Density Parity Check codes(LDPC)는 최근 우수한 성능으로 통신 분야에서 채널 코딩의 중요한 블록으로 주목받고 있다. 그리하여 Wibro를 포함한 여러 표준에서 LDPC 부호를 채널 코딩으로 채택하고 있다. 이러한 LDPC 부호의 Encoder를 구현하는데 있어서의 약점은 기존의 이진 Matrix Vector Multiplier가 throughput의 감소의 원인이 되는 clock cycle이 많다는 것이다. 본 논문은 표준에서 사용되는 H 행렬이 Circulant Permutation Matrix(CPM)로 정의되어 있다는 점을 이용하여 인코더의 구현에 있어서 기존의 Matrix Vector Multiplier 대신에 cyclic shift register와 exclusive-OR을 사용하는 설계구조를 제안한다. 또한, 제안한 구조를 이용하여 WiBro에 포함되는 다양한 부호율에 적용가능한 인코더를 설계하였다. 제안된 WiBro LDPC의 인코더는 기존보다 적은 clock cycle을 가지므로 높은 throughput에 도달한다.

• 대한전자공학회논문지TC
• /
• 제42권8호
• /
• pp.1-10
• /
• 2005

본 논문에서는 대수 이론과 관련된 일반화된 치환 행렬로부터 저밀도 부호의 명시적 구성을 고찰하였으며, 순환공식과 치환행렬에 관한 재킷 역 블록 행렬을 설계하였다. 설계 결과로부터 제안 기법은 저밀도 부호를 얻기 위한 간단하며, 고속화된 기법임을 알 수 있다. 또한, $\pi$-회전 LDPC(low density parity check) 부호와 같은 구조화 LDPC 부호 역시 저밀도 재킷 역 블록 행렬임을 증명하였다.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.278-285
• /
• 2011

본 논문에서는 DVB-S2 표준안에서 권고되고 있는 irregular LDPC 부호의 다양한 부호화율에서 부호화 방식 및 복호화 방식에 대해 살펴보고 이에 대한 성능분석을 하였다. 또한 이의 구현에 있어서 효율적인 메모리 할당 및 이에 따른 구현 방법에 대해 연구하였다. LDPC 복호기를 구현하는 방안에는 직렬, 부분병렬, 완전병렬 방식이 있으며, 부분병렬방식이 하드웨어 복잡도와 복호속도를 절충하는 방안이다. 따라서 본 논문에서는 부분병렬 구조를 기반으로 하는 LDPC 복호기의 메모리 설계에서 효율적인 체크노드, 비트노드, LLR 메모리의 구조를 제안하고저 한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 추계학술대회
• /
• pp.229-231
• /
• 2011

H.264/AVC와 같은 동영상 압축 기술은 동영상의 압축에 필요한 연산이 대부분 부호기에서 이루어진다. 반면에 분산 동영상 압축 기법은 정보 압축에 필요한 연산이 대부분 복호기에서 수행되는 구조를 가진다. 본 논문에서는 분산 동영상 압축 기법의 구성 요소 중 오류 정정 부호기와 복호기에 사용되는 오류 정정 부호 중 LDPC 부호의 성능을 향상 시킬 수 있는 새로운 복호 기법을 제안한다. 제안하는 기법을 적용하여 추가적인 연산 없이 LDPC 부호의 오류 정정 성능을 향상시킬 수 있었다.

• 한국통신학회논문지
• /
• 제33권9A호
• /
• pp.924-933
• /
• 2008

본 논문은 광대역 위성 서비스를 위한 유럽 전기통신 표준화기구의 2세대 표준인 DVB-S2에서 사용하는 LDPC 부호의 throughput을 증가시키기 위한 새로운 복호기 구조를 제안한다. 제안한 구조는 IRA 구조의 LDPC 부호가 가지는 특징을 이용해 360개의 비트노드와 체크노드를 각각 그룹핑한다. 노드 그룹을 구현한 연산모듈은 각각 로컬 메모리를 가지고 있고, 전달받은 메시지는 자신의 로컬 메모리에서만 읽는다. 제안한 구조는 메시지 라우팅 로직을 이용해 에지로 연결된 노드 그룹의 로컬 메모리에 메시지를 저장함으로써 메모리 충돌이 없고 순차적인 메모리 접근을 가능하게 하여 복호기의 throughput을 증가시킨다. 제안한 DVB-S2 LDPC 복호기 구조는 TSMC 90nm 공정으로 합성하였고 F Kienle과 J. Dielissen이 각각 제안한 기존의 구조보다 throughput이 각각 104%, 478%가 증가함을 확인하였다.

• 한국통신학회논문지
• /
• 제39C권7호
• /
• pp.515-520
• /
• 2014

본 논문에서는 기존의 해양 위성 방송 통신을 위해 사용되어온 2세대 위성 디지털 방송 표준 (Digital Video Broadcasting Satellite Second Generation : DVB-S2) 의 저밀도 패리티 검사 (Low Density Parity Check : LDPC) 부호 성능 개선과 부호화 및 복호화 복잡도를 줄일 수 있는 프로토그래프 (protograph) 기반 블록 저밀도 패리티 검사 부호를 제안한다. 모의 실험을 통하여 기존의 DVB-S2의 저밀도 패리티 검사 부호 대비 우수한 비트 오류확률 및 프레임오류확률 성능을 갖는 것을 보이며, 또한 부호화 및 복호화 계산 복잡도 분석 및 비교를 통하여 제안하는 부호가 효율적인 부호화 및 복호화 구조를 가짐을 보인다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.22-30
• /
• 2011

본 논문에서는 CMMB (China Mobile Multimedia Broadcasting) 표준의 LDPC(Low Density Parity Check) 부호 복호기를 효과적으로 구현하는 방법을 제안한다. 본 논문은 AGU(Address Generation Unit)와 Index 행렬을 이용하여 효율적으로 주소 값을 생성함으로써, 메모리 사용량을 줄이고 복잡도를 감소시켰다. 또한 LDPC 부호 복호기의 throughput을 향상시키기 위해 한 클럭에 여러 메시지를 전달하는 부분 병렬 구조를 사용하였고, 하나의 주소를 사용하여 병렬적으로 동작이 가능하도록 노드 그룹핑을 진행하였다. 제안하는 LDPC 부호 복호기는 Verilog HDL로 구현하였으며, Synopsys사의 Design Compiler를 이용하여 Chartered $0.18{\mu}m$ CMOS cell library 공정으로 합성하였다. 제안된 복호기는 455K(in NAND2)의 크기를 가지며, 185MHz의 클럭에서 1/2 부호는 14.32 Mbps의 throughput을 갖고, 3/4 부호는 26.97Mbps의 throughput을 갖는다. 또한 기존의 CMMB용 LDPC의 메모리와 비교하여 0.39% 의 메모리만 사용된다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.72-79
• /
• 2014

본 논문은 PIPELINE-AWARE QC-IRA-LDPC (PA-QC-IRA-LDPC) 코드 생성 방법과 Rate-1/2 (2016,1008) PA-QC-IRA-LDPC 코드에 대한 효율적인 고속 복호기 구조를 제안한다. 제안한 방법은 비트 오류율 (BER) 성능 저하 없이 파이프라인 기법을 사용하여 임계경로를 나눌 수 있다. 또한 제안한 복호기 구조는 데이터 처리량, 하드웨어 효율 및 에너지 효율을 크게 향상시킬 수 있다. 제안한 복호기 구조는 90-nm CMOS 기술을 사용하여 합성 및 레이아웃이 수행되었으며, 이전에 보고된 복호기 구조들에 비해서 하드웨어 효율성이 53%이상 향상되었고, 훨씬 좋은 에너지 효율성을 보여준다.

• 한국통신학회논문지
• /
• 제38A권8호
• /
• pp.662-668
• /
• 2013

무선이동통신 시스템은 무선 채널상황에 맞게 변조 파라미터와 부호율 등을 적응적으로 변화시켜 성능 이득을 얻을 수 있는 다양한 전송기법을 채택해오고 있다. 그 중에서 재전송 기법과 오류정정부호의 패리티 양을 적응적으로 조절하여 전송하는 incremental redundancy hybrid ARQ (IR-HARQ) 방식은 시스템 수율 측면에서 효율적인 것으로 알려져 있으며 다양한 무선이동통신시스템에서 사용되고 있다. 본 논문에서는 이중 대각 패리티 구조를 갖는 블록 LDPC의 IR-HARQ 방식을 제안한다. IR-HARQ 설계 시 모부호에 의해 부호화된 비트의 전송 순서가 성능을 좌우하는 것을 고려하여 전송 우선순위를 정의하고 전송 패킷 구성 규칙을 제안한다. 제안한 방식의 성능 분석을 다양한 변조 파라미터 및 부호율에서 수행하였으며, 다중 안테나 모드에 따른 시스템 수율 성능을 제시한다. 성능 분석 결과를 통해 제안한 방식은 기존의 방식에 비해 성능 이득을 얻음을 확인할 수 있다.

• 대한전자공학회논문지SD
• /
• 제43권9호
• /
• pp.31-37
• /
• 2006

Low Density Parity Check (LDPC) code는 최근 그 우수한 성능으로 인하여 4세대 무선 이동 통신용 채널 코딩으로 주목받고 있다. 또한 유럽 디지털 위성 방송 규격인 DVB-S2는 LDPC 코드를 채널 코딩방식으로 채택하였다. 본 논문에서는 인코더와 디코더 양쪽 모두 효율적으로 하드웨어 구현이 가능한 hybrid H-matrix 구조를 이용한 DVB-S2 LDPC 복호기 구조를 제안한다. Hybrid H-matrix는 semi-random 방식과 partly parallel 방식을 결합하여 부호기와 복호기를 동시에 효율적으로 구현할 수 있다. 제안된 복호기 구조에서는 다양한 코드율에 사용되는 Variable Node processor Unit (VNU)을 재사용하기 위한 새로운 VNU와 최적화된 블록 메모리 배치 방법을 이용하였다. 제안된 구조를 이용하여 코드율 1/2의 DVB-S2 LDPC 복호기를 설계하였고 그 결과를 기존의 복호기와 비교하였다.