• 한국정보통신학회논문지
• /
• 제13권10호
• /
• pp.1997-2003
• /
• 2009

음악 연구에 따른 컴퓨터의 역할이 점차 중요한 비중을 차지함에 따라 효과적인 악보 인식과 효율적인 악보의 편집 및 수정 방법이 요구된다. 기존의 수동 입력 방식에서는 악보를 부정확하게 입력하여 수정하는 경우에는 작업시간이 많이 소요되며, 각 수정 프로그램에서 만든 악보는 특정 프로그램에서만 재수정이 가능하다는 단점이 있다. 본 논문에서는 이러한 단점을 보완하기 위하여 이미 작성 되어있는 악보들을 자동으로 인식하는 방법을 제안한다. 제안된 악보 인식 방법은 수평 히스토그램을 이용하여 악보 이미지의 오선을 제거한 후, 4 방향 윤곽선 추적 알고리즘을 적용하여 잡음을 제거하고 Grassfire 알고리즘을 적응하여 악보 구성 기호들을 추출한다. 추출된 악보 구성 기호들은 hierarchical ART2 알고리즘을 적용하여 인식된다. 제안된 악보 인식 방법 의 성능을 평가하기 위해 100장의 악보 영상을 대상으로 실험한 결과, 제시된 hierarchical ART2 알고리즘을 이용한 악보 영상의 인식 방법이 효율적임을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.477-480
• /
• 2018

Viola와 Jones의 객체 검출 알고리즘은 대표적인 얼굴 검출 알고리즘이다. 알고리즘은 얼굴 표현을 위해 하르-유사 특징들을 사용하고 분류를 위해 약분류기들의 선형 조합인 강분류기들로 구성된 cascade-Adaboost 알고리즘을 사용하고 있다. 이 알고리즘은 구현을 위해 몇 개의 변수 설정을 요구하고 설정된 값들이 알고리즘 성능에 영향을 준다. 본 논문은 알고리즘에 설정되는 변수에 따른 얼굴 검출 성능을 분석한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국지능시스템학회 2008년도 춘계학술대회 학술발표회 논문집
• /
• pp.13-16
• /
• 2008

Dynamic Programming (DP)을 이용한 서열 비교 알고리즘은 DNA, RNA, 단백질 서열의 비교와 프로그래밍 소스 코드 유사도를 측정하는 곳 등에 널리 사용되어 왔다. 이 알고리즘은 DP를 이용하여 행렬을 구성한 후, 행렬의 가장 마지막 생성 값을 이용해 두 서열의 유사도를 측정하는 방법이다. 그러나 이 알고리즘에서 사용하는 마지막 생성 값은 비교 서열이 길이에 따라 크게 좌우되기 때문에 다양한 서열들의 유사도를 알아내기에는 부적합하다. 본 논문에서는 서열의 길이에 무관한 유사도 측정 (S2) 알고리즘을 제안한다. 제안된 알고리즘을 이용하면 비교 서열의 길이에 영향을 받지 않고 정당한 서열 비교를 할 수 있다. 제안된 알고리즘의 검증을 위해 본 논문에서는 프로그램 소스 코드의 유사도 측정을 수행한다.

• 대한전자공학회논문지
• /
• 제22권6호
• /
• pp.76-82
• /
• 1985

본 논문에서는 적응 lattice 필터에서 반사계교를 구하는 일반적인 알고리즘인 Burg 알고리즘의 수염구성을 해석하였으며, μ알고리즘을 Burg 알고리즘에 적용하여 Burg 알고리즘보다 수산동도가 더 큰 새로운 적응 lattice μ알고리즘을 얻었다. 특히 Burg 알고리즘의 수잡속도가 낮을 때 본 논장에서 조안한 적응 lattice 친알고리즘의 수검속도가 상대적으로 커짐을 컴퓨터 시뮬레이션을 통하여 확인하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.633-635
• /
• 1998

Farmer 모델에서 지원하는 다중성(multiplicity)은 하나의 개체를 구성하기 위하여 동일한 형태의 구성요소가 여러 번 발생하는 경우에 이의 대표적인 요소만을 표시하는 추상화 개념으로서 Farmer 모델에서만 지원하는 독특한 추상화 개념이다. 다중성 추상화 개념에서 정의된 대표개체는 자신의 인스턴스들을 가질 수 있다. 이들 인스턴스들은 IM-컴포넌트 타입 개체 노드 및 OM-컴포넌트 타입 개체 노드이며 다중성 인스턴스 링크를 이용하여 대표개체와 연결된다. 본 논문에서는 다중성 추상화 개념과 다중성 인스턴스 링크의 정의 및 예를 제시하며 실제 Farmer 모델링 알고리즘내에서 다중성 인스턴스 링크의 개념을 다중성 매핑 알고리즘을 통하여 구체화시켰다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 전력전자학술대회 논문집
• /
• pp.121-122
• /
• 2016

본 논문에서는 중 고속 자기부상열차용 선형 유도전동기에서 나타나는 단부효과를 고려하여 중 고속 운전을 할 수 있는 제어 알고리즘을 제안한다. 선형 유도전동기에서 나타나는 단부효과를 수식적으로 분석하여 선형 유도전동기 시뮬레이션 모델을 구성하였으며, 단부효과의 영향을 보상하여 제어를 함으로서 선형 유도전동기 적합한 제어 알고리즘을 구성하여 시뮬레이션을 통하여 검증하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2007년도 춘계학술대회 학술발표 논문집 제17권 제1호
• /
• pp.349-352
• /
• 2007

본 논문은 계층적 공정 경쟁 유전자 알고리즘(Hierarchical Fair Competition-based Genetic Algorithms : HFCGAs)을 이용한 회전형 역 진자 시스템의 최적 2-자유도 제어기 설계를 제안한다. 비선형이며 불안정한 운동을 하는 회전형 역 진자 시스템은 회전지렛대(rotating arm) 위의 폴(pole)이 적당한 제어력이 없는 상황에서 중력에 의해 어느 한 쪽 방향으로 넘어지려고 할 때, 외부에서 회전지렛대에 힘을 가하여 회전지렛대의 특정위치와 폴의 각도를 유지시키는 시스템으로, 본 논문에서는 두 개의 피드백 제어루프를 갖는 2-자유도 제어기를 구성한다. 각각의 제어기는 PD 제어기로 구성하고, 조기수렴 문제를 내재하고 있는 기존의 유전자 알고리즘의 해결방안중 하나인 HFCGAs를 이용하여 최적의 제어기 파라미터들을 구한다. 마지막으로 실제 공정에 적용하여 설계된 제어기의 성능을 평가한다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2008년도 제39차 동계학술발표논문집 16권2호
• /
• pp.301-304
• /
• 2009

무선 센서 네트워크는 제한된 에너지로 동작하는 다수의 센서 노드로 구성되기 때문에 효율적으로 에너지를 사용 것이 중요하다. 기존의 클러스터 기반 알고리즘은 지역적으로 인접한 다수의 노드들을 클러스터로 구성하고 멤버 노드로부터 수신된 데이터를 병합하여 전송함으로써 에너지 소모를 줄였다. 하지만 클러스터링 과정에서 노드의 밀도를 고려하지 않았기 때문에 불균등한 노드 분포상에서 데이터 병합의 효과를 얻을 수 없는 클러스터를 생성할 수 있다. 따라서 본 논문에서는 클러스터링과정에 노드의 밀도를 고려하여 데이터 병합 효과를 최대화하고, 에너지 소모를 줄일 수 있는 새로운 클러스터링 알고리즘을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 추계학술발표논문집 (상)
• /
• pp.169-172
• /
• 2003

최근에 대규모 병렬컴퓨터의 새로운 위상으로 HHN(m;n,h) 그래프가 제안되었다. HHN(m;n,h) 그래프는 하이퍼큐브에 기반한 계층적인 상호 연결망이며, 노드개수가 유사한 하이퍼큐브보다 작은 노드 분지수와 작은 링크의 수를 가지고 있기 때문에 대규모 병렬 컴퓨터를 구성하는 상호 연결망이지만, 심플 라우팅 알고리즘에 기반한 경로를 구성함으로써 불필요한 라우팅 경로를 갖는 단점이 있다. 따라서 본 논문에서는 심플 라우팅 알고리즘보다 평균거리가 개선된 새로운 라우팅 알고리즘을 제안하고, HHN(3;3,2)를 기준으로 비교하였을 때 대략 32%정도 향상됨을 보인다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1997년도 추계학술대회 학술발표 논문집
• /
• pp.402-408
• /
• 1997

일정 학습계수와 이진 강화함수를 지닌 자기조직화 형상지도(Self-Organizing Feature Map)신경회로망을 FPGA위에 하드웨어로 구현하였다. 원래의 SOFM 알고리즘에서 학습계수가 시간 종속형인데 반하여, 본 논문에서 하드웨어로 구현한 알고리즘에서는 학습계수가 일정인 값으로 고정되며 이로 인한 성능저하를 보상하기 위하여 이진 강화함수를 부가하였다. 제안한 알고리즘은 복잡한 곱셈 연산을 필요로 하지 않으므로 하드웨어 구현시 보다 쉽게 구현 가능한 특징이 있다. 1개의 덧셈/뺄셈기와 2개의 덧셈기로 구성된 단위 뉴런은 형대가 단순하면서 반복적이므로 하나의 FPGA위에서도 다수의 뉴런을 구현 할 수 있으며 비교적 소수의 제어 신호로서 이들을 모두 제어 가능할 수 있도록 설계하였다. 실험결과 각 구성부분은 모두 이상 없이 올바로 동작하였으며 각 부분이 모두 종합된 전체 시스템도 이상 없이 동작함을 알 수 있었다.