• 정보와 통신
• /
• 제25권12호
• /
• pp.33-40
• /
• 2008

멀티코어 프로세서의 등장과 다량의 그래픽 연산을 필요로 하는 모바일 어플리케이션의 등장으로 광대역의 메모리시스템과 이의 저전력 구현의 중요성이 더해지고 있다. 본고에서는 메모리 시스템 인터페이스의 고속 저전력 설계와 측정 기술 개발의 최근 동향에 대해 기술한다. 500GB/s이상의 SoC메모리 대역폭을 실현하기 위해 필요한 기술들과 ${\sim}$mW/Gb/s의 전력 소모를 갖는 저전력 고속 IO설계 방법 등을 소개한다.

• 정보처리학회논문지C
• /
• 제8C권4호
• /
• pp.415-420
• /
• 2001

VLSI 기술의 빠른 발전으로 디지털 시스템의 동작주파수가 높아짐에 따라 고속 통신시스템 의 하드웨어 설계 시 신호 무결성을 고려한 설계가 필수적이다. 디지털시스템에서의 잡음원 은 전송선에서의 전원장치, 접지 바운스, 실장 재료 등에 관련된다. 본 연구에서는 고속네트 워크/통신시스템의 기가비트 연결 설계기술에 필요한 요소들을 언급하였고, 실제 설계 신호 불연속에 영향을 미치는 커넥터의 누화 및 전송선의 표피 효과, 유전손실 등을 고려한 백플 레인보드를 시뮬레이션 하였다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1997년도 춘계 학술대회 발표집
• /
• pp.75-80
• /
• 1997

본 연구에서는 대용량의 데이터를 고속으로 입출력할 수 있는 데이터 저장 시스템 이 가져야할 요구사항을 분석하고, 그것을 만족하는 시스템을 설계하였다. 본 논문에서는 우선 고속 대용량, 랜덤 억세스의 조건을 만족시키기 위해 여러 대의 하드 디스크를 병렬로 연결하여 입력되는 데이터들을 나누어 저장하도록 하였다. 그러나 하드 디스크의 성능은 디 스크 아암의 탐색동작에 의해 크게 영향을 받으므로 실시간 요구 조건을 만족시키기 위해선 단순히 디스크의 수를 늘이는 것 외에 디스크 아암의 탐색 동작을 효율적으로 제어할 수 있 는 방법이 필요하다. 그래서 본 논문에서 설계된 시스템에서는 시스템을 MCU(Master Control Unit), DDU(Data Distribution Unit), SCU(Slave Control Unit), DSU(Data Storage Unit)의 4부분으로 나누고, 각 디스크의 디스크 아암 탐색 동작을 독립된 SCU에서 제어하 도록 하였다. 설계된 내용이 주어진 요구사항들을 만족하는 것을 확인하기 위해, 본 논문에 서는 이산사건 시스템을 기술하는 수학적인 언어인 DEVS 형식론을 이용하여 제안된 시스 템을 기술하고 시뮬레이션하였다. 그리고 시뮬레이션되는 과정에서 생산되는 사건들의 궤적 을 분석하였다. 분석결과 제안된 시스템은 앞에서 제시한 여러 요구사항들을 잘 수용함을 보았다.

• 전자공학회논문지
• /
• 제52권4호
• /
• pp.125-132
• /
• 2015

PCI Express는 고속 차동신호를 사용한 점대점(point-to-point) 프로토콜로 시스템 설계 시 Eye Diagram을 통한 신호의 손실(Loss)과 지터(Jitter) 분석이 필요하다. 특히 PCI Express Gen3 물리 신호는 8Gbps의 고속 직렬신호로 고속신호분석에 의한 시스템 설계가 반드시 요구된다. 본 논문은 PCI Express Gen3 서버 연결망 스위치카드 시스템 제작을 통하여 고속 직렬신호의 토폴로지 추출, 채널분석, 채널의 S-파라미터 추출 및 송수신 버퍼를 포함한 시스템의 신호분석 시뮬레이션을 다룬다. 채널의 손실을 보안하기 위해 수신단 Eye diagram 분석을 통하여 송신 버퍼의 이퀄라이저 파라미터를 조정하여 송신단 최적의 De-emphasis와 Preshoot 파라미터 값을 시뮬레이션을 통하여 찾고 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.920-921
• /
• 2015

본 논문은 터보 블로워용 고속 스위치드 릴럭턴스 전동기의 최대 상 전류 저감 설계에 대하여 기술한다. 스위치드 릴럭턴스 전동기는 성층 철심으로만 구성되어 구조가 매우 간단하며, 고속 회전기 시스템의 동력원으로 적합하다. 하지만 토크 생성에 전적으로 고정자 권선만을 이용하므로 고출력, 고속 회전기 시스템에서 최대 상 전류의 크기가 상당히 크고, 구동 시스템의 비용 증가를 초래한다. 따라서 본 논문에서는 계자 권선을 이용한 터보 블로워용 고속 스위치드 릴럭턴스 전동기 설계를 진행하였으며, 계자 권선 인가 전류의 크기와 전체 권선 영역 대비 계자 권선 영역의 비율에 따른 전동기 최대 상 전류의 크기와 전동기 효율에 미치는 영향을 비교 분석하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.244-246
• /
• 2007

본 논문에서는 완전 자동화된 개인고속이동 시스템의 원활한 차량운행 제어를 위한 운행속도 패턴과 차량간의 충돌을 방지하기 위한 알고리즘의 설계 및 설계된 알고리즘의 검증을 위한 하드웨어 구성에 대해서 다룬다.

• 전자공학회논문지SC
• /
• 제40권6호
• /
• pp.87-94
• /
• 2003

본 연구에서는 고속 발전기를 고속의 가스 터빈 엔진에 직결 장착한 터보 제너레이터 시스템의 개발 연구결과를 보인다. 고속 발전기를 직결 장착한 터보 제너레이터 시스템은 터보 샤프트 발전 시스템에 비하여 무게, 크기, 윤활 시스템, 시스템의 복잡성 측면에서 많은 장점을 가지고 있다. 그러나 고속 회전체 시스템의 직접 운전에 따른 안정된 고속 제너레이터의 설계, 가스 터빈 엔진의 시동 시의 신뢰성 있는 점화를 위한 고속 모터 구동 알고리즘 구현, 고 주파수의 출력 전력을 상용 교류전력 혹은 필요한 직류 전력을 얻기 위한 전력 변환 장치의 설계를 요구한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.862-864
• /
• 2002

정보 보안을 위한 암호화 처리는 각종 컴퓨터 시스템이나 통신시스템에서 부가적으로 수행되기 때문에암호화 속도가 느린 경우에는 시스템의 속도 지연을 유발시키게 된다. 따라서 고속의 컴퓨터 연산이나 고속통신에 있어서 이에 맞는 고속의 암호화는 필수적으로 해결되어야 할 과제인데, 이것은 암호화 및 복호화를 하드웨어로 처리함으로서 가능하다. 본 연구에서는 차세대 표준 암호화 알고리즘인 AES-128의 암호화와 복호화를 단일 ASIC칩에 구현하고, 인터페이스 핀의 수와 내부 모듈간의 버스 폭에 따른 칩의 효율성을 평가하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus 29.64를 이용하였으며, ASIC 칩은 Altera 사의 FLEXIOK 계열의 칩을 사용하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
• /
• pp.307-309
• /
• 2003

초고속 인터넷 망이 빠른 속도로 구축이 되고, 네트워크에 대한 해커나 침입자들의 수가 급속히 증가함에 따라, 실시간 고속 패킷 처리가 가능한 네트워크 침입 탐지 시스템이 요구되고 있다. 이러한 실시간 고속 네트워크 침입 탐지 시스템의 핵심 기술로써 수신된 패킷에서 침입 정보를 고속으로 탐지해내는 침입 탐지 엔진 기술은 필수적이다. 본 논문에서는 인텔의 IXP1200 네트워크 프로세서를 기반으로 하는 하드웨어 구조상에서 고성능 네트워크 침입 탐지 시스템을 위한 실시간 고속 탐지 엔진 구조와 프로그래밍 방법을 제안하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.161-166
• /
• 1999

이동 통신의 세계적 흐름은 디지털화, 고속화 그리고 대용량화의 추세로 나아가고 있다. 또한 한정된 주파수 자원을 효율적으로 이용하기 위하여 대역확산 방식이 그 주를 이루고 있다. 본 연구에서는 고속 주파수도약 방식을 이용하였다. 잡음 등의 여러 가지 문제점을 가지고 있는 PLL(Phase Lock Loop) 대신, PLL의 단점을 최소화할 수 있는 디지털 소자인 직접 디지털 주파수합성기(DDS : Direct Digital Synthesizer)를 사용하여 FFH 시스템 송신부의 주파수합성기를 설계하였다. PLL를 이용하여 고속 주파수 도약시스템을 설계하는 경우, PLL의 settling time의 설정과 요구되는 RF대역폭등의 설계사양을 만족시키기가 어려우며 평형변조기 사용에 의한 회로의 복잡성으로 인한 제약이 따르게 된다. 본 연구에서는 DDS를 이용하여 고속 주파수도약 시스템을 설계하기 위한 성능평가에 대하여 연구하였으며, 오율 개선의 해석과 도약율 1M hps, 5MHz RF 대역폭의 고속 주파수 도약이 가능한 시스템을 설계하고 성능을 평가하였다.