• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.375-375
• /
• 2012

최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 AMOLED의 경우 전류구동 방식이기 때문에 a-Si TFT 보다는 LTPS-TFT가 요구되며, 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다. 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정은 기판 전체를 한번에 결정화 하는 방법이다. JIC 결정화 공정에 의하여 제조된 JIC poly-Si은 결정립 크기의 균일성이 우수하며 상온에서 수 micro-second내에 결정화를 수행하는 것이 가능하고 공정적인 측면에서도 별도의 열처리 Chamber가 필요하지 않는 장점을 가지고 있다. 그러나 고온 고속 열처리 방법인 JIC 결정화 공정을 수행 하면 Arc에 의하여 시편이 파괴되는 현상이 발견되었다. 본 연구에서는 Arc현상의 원인을 파악하기 위해 전압 인가 조건 및 시편 구조 조건을 변수로 결정화실험을 진행하였다. ARC가 발생하는 Si층과 Electrode 계면을 식각 분리하여 Electrode와 Si층 사이의 계면이 형성되지 않는 조건에서 전계를 인가하는 실험을 통하여 JIC 결정화 공정 중 고온에 도달하게 되면, a-Si층이 변형되어 형성된 poly-Si층이 전도성을 띄게 되고 인가된 전압이 도전층과 Poly-Si 사이에 위치한 $SiO_2$의 절연파괴(Dielectric breakdown)전압보다 높을 경우 전압 인가 방향에 수직으로 $SiO_2$가 절연 파괴되며 면저항 형태의 전도층의 단락이 진행되며 전도층이 완전히 단락되는 순간 Arc가 발생한다는 것을 관찰 할 수 있었다. 본 실험의 연구 결과를 바탕으로 Arc 발생을 방지하는 다양한 구조의 Equi-Potential 방법이 개발되었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (B)
• /
• pp.241-243
• /
• 2003

일반적으로 사용되는 반도체 공정에 대한 진단 기법은 한 공정을 진행하기 전에 테스트 공정을 수행하여 공정의 진행 여부를 결정하고, 한 공정의 진행을 완료한 후에 다시 테스트 공정을 수행하여 공정의 결과를 진단하는 방법이다. 본 논문에서 제안하는 실시간 자동 진단 시스템은 기존 방법의 문제점인 자원의 낭비를 막고, 실시간으로 진단함으로써 시간의 낭비를 막는 진단 시스템을 제안한다. 실시간 자동 진단 시스템은 크게 시스템 초기화 단계, 학습 단계 그리고 예측 단계로 나누어진다. 초기화 단계는 진단할 공정에 대한 사전 입력값을 받아 시스템을 초기화하는 과정으로 공정장비 파라미터별 중요도 자동 설정 과정과 초기화 클러스터링으로 이루어진다. 학습 단계는 실시간으로 저장된 공정장치별 데이터와 계측기로부터 획득된 데이터를 이용하여 최적의 유사 클래스를 결정하는 단계와 결정된 유사 클래스를 이용하여 가중치를 학습하는 단계로 나누어진다. 예측 단계는 공정 진행 중 획득된 실시간 데이터를 학습 단계에서 결정된 파라미터별 가중치를 사용하여 공정에 대한 진단을 한다. 본 시스템에서 사용하는 클러스터링 알고리즘은 DTW(Dynamic Time Warping)를 이용하여 파라미터 데이터에 대한 특징을 추출하고 LBG(Linde, Buzo and Gray) 알고리즘을 사용하여 데이터를 군집화 한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.141-142
• /
• 2008

다결정 실리콘 박막 트랜지스터를 만들기 위해 가장 많이 사용되는 제작방법은 비정질 실리콘을 기판에 형성한 뒤 결정화 시키는 방법이다. 고온에서 장시간 열처리하는 고상 결정화(SPC)와 레이저를 이용한 결정화(ELA)가 자주 사용되어진다. 그러나 SPC의 경우는 고온에서 장시간 열처리하기 때문에 유리 기판이 변형될 수 있고 ELA의 경우 장비가격이 비싸고 표면일 불균일하다는 문제점이 있다. 본 연구에서는 이 문제를 해결하기 위해서 화학 기상 증착법(저온 공정)을 이용하여 비정질 실리콘 박막을 증착 시키고, 이를 금속 촉매를 이용하여 금속 유도 결정화 방법(MIC)으로 결정화 시키는 공정을 이용하였다. 유리 기판 상부에 버퍼 층을 형성한 후 플라즈마 화학 기상 증착법(PECVD)을 이용하여 비정질 실리콘을 증착하고 Ni-solution을 이용하여 얇게 Ni 코팅하고 그 시료를 약 $650^{\circ}C$의 Rapid Thermal Annealing(RTA) 공정을 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화 시키는 연구를 진행하였다. Ni 코팅시간은 20분, RTA 공정은 5시간의 진행시간을 거쳐야 최적의 결정화 정도를 만들어낸다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.244-244
• /
• 2010

최근 활발히 연구되고 있는 AMOLED는 평판 디스플레이 분야를 이끌어 갈 차세대 선두 주자로 크게 주목 받고 있다. AMOLED는 전압 구동 방식인 AMLCD와 다르게 전류 구동 방식으로 a-Si TFT 보다 LTPS-TFT 사용이 요구되며, 대면적 기판으로 갈수록 결정립의 균일도가 매우 중요한 인자로 작용한다. 현재 양산이 가능한 AMOLED는 핸드폰이나 15인치 TV정도로 크기가 소형이며 대형 TV나 컴퓨터 모니터 등을 양산하기 위해 많은 방법이 시도되고 있다. 양산체제에서 사용되는 결정화 방법으로는 ELC가 가장 많은 부분을 차지하고 있다. 그러나 레이저를 사용하는 ELC 방법은 대면적으로 갈수록 레이저 빔 자체의 불균일성, shot to shot 불균일성, 레이저빔 중첩의 부정확도 등으로 인한 균일도의 부정확성이 커짐으로 인한 mura 현상이 나타나고 레이저 장비의 사용에 대한 비용 부담을 피할 수 없다. 따라서 non-laser 방식에 결정화 방법이 요구되나 SPC 경우는 상대적으로 고온에서 장시간이 걸리고, MIC 뿐만 아니라 MIC 응용 방법들은 금속 오염에 대한 문제가 발생하고 있는 실정이다. 이러한 문제로 인하여 결정립 크기의 균일도가 우수한 다결정 실리콘 박막을 제조하는 신기술에 대한 필요성이 매우 높은 실정이다. 본 연구에서는 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기 도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열로 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정을 개발하였다. 본 공정은 상온에서 수 micro-second 내에 결정화를 수행하는 것이 가능하며 도전층과 실리콘 박막 사이에 barrier층 삽입를 통하여 금속 오염을 막을 수 있으며 공정적인 측면에서도 별도의 chamber가 필요하지 않는 장점을 가지고 있다. 본 논문에서는 JIC 결정화 공정 조건에 따른 결정화 기구 및 JIC poly-Si의 미세구조 및 물리적 특성에 관한 논의가 이루어질 것이다.

• 한국진공학회지
• /
• 제14권1호
• /
• pp.24-28
• /
• 2005

a-Si을 poly-Si으로 결정화하는 전형적인 방법으로는 고상결정화(Solid Phase Crystallization, SPC)가 있다［1-3］. 고상결정화는 균일한 공정특성과 생산비가 저렴하다는 장점이 있으나, 고상결정화 공정에서 높은 공정온도와 긴 공정 시간은 유리 기판의 손상으로 인해 적용되기 어렵다. 본 논문에서는 고상결정화의 저온공정과 짧은 공정시간을 위해 교번자장결정화(Alternating Magnetic Field Crystallization, AMFC) 시스템 내에서 결정화하는 동안 교번자장(Alternating Magnetic Field)을 적용하는 새로운 방법을 소개한다. 고상결정화의 경우, 열처리 시간은 570℃에서 24시간이 소요되었으나, 교번자장결정화의 경우, 같은 온도에서 20분이 소요되었다.

• 대한환경공학회지
• /
• 제39권8호
• /
• pp.462-469
• /
• 2017

최근 부영양화 문제, 인광석 자원이 부족해지고 있는 국제적 상황, 하수처리장 관로 스케일 문제 등에 대응하기 위하여, Struvite 결정화 공정을 하수처리장 슬러지처리 계통의 고농도 인 제거/회수에 적용하려는 시도를 하고 있다. 본 연구는 실제 국내 하수처리장 슬러지처리 계통에 대한 Struvite 결정화 공정 적용 가능성을 평가를 목표하여, 첫째, 운영자료 및 현장측정자료 분석을 통하여 실제 하수처리장 슬러지처리 계통의 인 농도 및 물질수지를 분석하였고, 둘째, 평형화학 계산 프로그램을 활용하여 Struvite 결정화 반응 포텐셜, 이에 따른 최적 $Mg^{2+}$ 주입량, pH 등에 관해 연구하였고, 셋째, 실험실규모 배치실험을 통해 실제 Struvite 결정화 반응 동역학에 대해 연구하였다. 슬러지처리 계통에서의 인 농도 및 물질수지를 분석하였을 때, Struvite 결정화 공정은 소화슬러지 및 탈리여액에 적용함이 바람직한 것으로 파악되었다. 평형화학 계산결과, 안정적인 공정 운영을 위해서는 pH 8 이상, $Mg^{2+}$ 주입량은 몰비 기준 이론 요구량의 1.2배 이상을 첨가해야 하는 것으로 파악하였다. 그리고, Struvite 결정화 반응 동역학은 1차 반응속도식을 따르고, Struvite 결정화 반응이 평형상태에 도달한 경우, 모든 pH 조건에서 인산염인 제거율이 80% 이상으로 우수하게 나타났다. Struvite 결정화 반응 시 NaOH 첨가 없이 폭기만으로 $CO_2$ 탈기를 일으켜 반응 종결 후 pH 8.7 이상까지 상승했으며, $Mg^{2+}$ 주입원의 경우 간수 등 저가 대체물질을 활용할 수 있으므로, 약품비에 의한 운영비 증대 없이 Struvite 결정화 공정을 적용할 수 있으리라 판단된다.

• 한국섬유공학회:학술대회논문집
• /
• 한국섬유공학회 1998년도 봄 학술발표회 논문집
• /
• pp.116-120
• /
• 1998

방사공정에 있어서 폴리에스테르 결정화의 추진력은 토출 후 냉각에 의한 과냉각(supercooling)정도가 주된 공정요인이지만, 고속방사에 있어서 on-line 결정화는 과냉각과 함께 높은 방사장력 (spinning stress)에 의한 분자배향에 기인하는 엔트로피효과가 보다 중요한 결정화의 추진력이 된다.[1-3](중략)

• 한국결정성장학회지
• /
• 제12권4호
• /
• pp.210-214
• /
• 2002

$450^{\circ}C$ 이하에서 Cu를 이용한 전계 유도 방향성 결정화 공정을 통해 비정질 실리콘의 결정화 거동을 고찰하였다. 열처리와 동시에 전계를 인가하여 Cu가 증착된 패턴의 외부에서 Cu가 존재하지 않는 비정질 실리콘의 영역으로 측면 결정화를 유도하였다. 특히, Cu가 존재하지 않는 영역의 측면결정화는 (-) 전극 쪽에서 (+) 전극 쪽으로 방향성을 가지고 결정화가 진행되었다. 이러한 현상은 Cu와 Si가 반응 할 때, 주확산 종이 금속(Cu)이기 때문에 가능하다고 판단되었다. 또한, FALC 공정을 이용한 $350^{\circ}C$의 온도에서 결정화된 영역 내에 커다란 dendrites 형태의 가지가 형성되었고 전계 방향에 따른 측면 결정화가 진행되었음을 확인하였다. 결론적으로 $350^{\circ}C$의 매우 낮은 온도에서 30 V/cm의 전계 인가를 통해 12$\mu$m/h의 결정화 속도로 결정화가 가능함을 확인하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.189-189
• /
• 2003

최근, Low-temperature Poly-Si(LTPS) TFT시장이 새롭게 형성됨에 따라 저온결정화 기술 연구가 활발히 진행되고 있다. 그러나, 기존의 저온결정화방법에 비해 수율이 높고 생산단가를 낮출 수 있으며 대 면적 프로세스 적용이 가능한 결정화공정개발이 시급히 필요한 실정이다. 본 연구에서는 TFT-LCD array를 구성하고 있는 데이터 라인과 ITO 공통 전극이 개별 트랜지스터의 소스와 드레인에 연결되어있다는 점에 착안하여, 전계를 이용한 방향성유도결정화법(Field Aided Lateral Crystallization)을 이에 적용하였으며 채널영 역의 균일한 결정화를 위하여 컨택홀의 모양에 변화를 주어 결정화 실험을 진행하였다. 이 방법은 간단한 공정(TFT-LCD way를 통한 전계 인가 및 열처리)으로 패널내의 모든 채널영 역을 균일하게 결정화할 수 있을 것으로 기대되는 방식이다.

• 한국진공학회지
• /
• 제4권1호
• /
• pp.77-84
• /
• 1995

LCD용 다결정 실리콘 TFT의 제조에 요구되는 고품위의 다결정 실리콘 박막을 60미만의 저온 공정으로 제조하는 기술로 비정질 박막의 고상 결정화(solid phase crystallization) 가 유망하다. 본 연구에서는 고진공 화학증착기를 이용하여 증착된 비정질 실리콘 막의 고상결정거동에 대해 연구하였다. 고상 결정화 속도 및 결정화 후의 결정성(결정립 크기 및 결함 밀도) 화학증착시의 증착가스의 종류(SiH4 혹은 Si2H6), 공정 압력, 증착 온도 등에 민감한 영향을 받으며 Si2H6가스의 사용, 증착 압력의 증가, 증착온도의 감소는 최종 결정립의 크기를 현저히 증가시킨다. 또한 증착전의 기초 진공도를 높임으로써 반응기 잔류 가스에 의한 산소나 탄소 등의 막내 유입이 감소되어 결정화 속도가 증가하고 결정성이 향상되었다.