• 한국정보통신학회논문지
• /
• 제11권3호
• /
• pp.570-576
• /
• 2007

본 연구에서는 field-dependent polarization 모델과 square-law FET 모델을 이용하여 Metal- ferroelectic-semiconductor FET (MFSFET) 소자의 특성을 연구하였다. 게이트 전압에 따른 드레인 전류특성에서 강유전체 박막의 항전압이 0.5 와 1 V 일 때, 각각 1와 2 V의 메모리 창 (memory window) 을 나타내었다. 드레인 전류-드레인 전압곡선에서 두 부분의 문턱전압에 의해 나타난 포화 드레인 전류차이는 게이트 전압이 0, 0.1, 0.2, 0.3 V 일 때, 각각 1.5, 2.7, 4.0, 5.7 mA로 명확한 차이를 나타내었다. PLZT(10/30/70), PLT(10), PZT(30/70) 박막의 이력곡선 시뮬레이션과 리텐션 특성의 fitting 결과를 바탕으로 시간경과 후의 드레인 전류를 분석한 결과, PLZT(10/30/70) 박막이 10년 후에도 약 18%의 포화 전류가 감소하는 가장 우수한 신뢰성을 나타내었다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1209-1217
• /
• 2008

본 논문에서는 $GF(2^m)$ 상에서 표준기저를 사용한 두 다항식의 곱셈을 비트-병렬로 실현하는 새로운 형태의 비트-병렬 곱셈기를 제안하였다. 곱셈기의 구성에 앞서, 피승수 다항식과 기약다항식의 곱셈을 병렬로 수행 한 후 승수 다항식의 한 계수와 비트-병렬로 곱셈하여 결과를 생성하는 VCG를 구성하였다. VCG의 기본 셀은 2개의 AND 게이트와 2개의 XOR 게이트로 구성되며, 이들로부터 두 다항식의 비트-병렬 곱셈을 수행하여 곱셈 결과를 얻도록 하였다. 이러한 과정을 확장하여 m에 대한 일반화된 회로의 설계를 보였으며, 간단한 형태의 곱셈회로 구성의 예를 $GF(2^4)$를 통해 보였다. 또한 제시한 곱셈기는 PSpice 시뮬레이션을 통하여 동작특성을 보였다. 본 논문에서 제안한 곱셈기는 VCG의 기본 셀을 반복적으로 연결하여 구성하므로, 차수 m이 매우 큰 유한체상의 두 다항식의 곱셈에서 확장이 용이하며, VLSI에 적합하다.

• 한국주조공학회지
• /
• 제42권6호
• /
• pp.331-336
• /
• 2022

본 연구에서는 LPG 자동차용 연료탱크 밸브 제조를 위한 주조방안에 대하여 연구하였다. 대상 밸브에는 그 내부에 두 개의 돌기가 존재한다. 돌기 내부에는 기공 결함이 흔히 발생하였다. 이러한 주조 불량을 최소화하기 위하여 대상 제품의 다이캐스팅 과정에서 용탕 흐름에 대한 컴퓨터 시뮬레이션을 수행하였다. 주요 공정 매개변수는 인게이트 위치, 제품 방향 및 주입 속도였다. 또한 진공 다이캐스팅의 사용을 고려하였다. 기공 결함의 위치는 모든 인게이트 위치와 제품 방향에 대해 거의 동일했다. 한편 주입 속도의 변화가 공기 포획의 위치에 영향을 미친다는 것을 알 수 있었다. 진공 다이캐스팅의 경우 기공 결함의 위치는 이전의 경우와 비슷했지만, 실제 상황에서는 진공으로 인해 기포가 많이 줄어들 것으로 예상된다.

• 한국인터넷방송통신학회논문지
• /
• 제16권4호
• /
• pp.31-40
• /
• 2016

VANET에서 차량은 사고나 예기치 못한 긴급 상황에 관한 정보를 감지하고 이 정보를 뒤따르는 차량들에게 전파함과 동시에 서버에 전달한다. 하지만 긴급메시지의 전파는 방송 전송 방식을 취하게 되고 방송메시지의 다량 발생 즉, 폭풍 현상을 유발하게 된다. 본 논문에서는 이러한 문제점을 해결코자 전파전달범위내에서 가장 먼 곳에 위한 차량을 선출하는 방법을 사용하고 특히, 수신 패킷의 SNR에 따른 송신자와의 상대적 위치를 이용한 SNR 기반 백오프 방법을 검토한다. 상대적 위치를 통해 송신자에서 가장 멀리 떨어진 노드가 상재적으로 짧은 백오프 시간을 갖고 전달 과정에 참여케 됨으로써 다른 노드들은 이를 엿듣게 되어 전달자 임무를 포기하게 된다. NS-3 VANET 시뮬레이션 환경을 구축하여 WiFi-IP 게이트웨이 기반 서비스 네트워크에 대해서 SNR 기반 백오프 방식을 포함한 긴급 메시지 전송방식들을 시뮬레이션을 수행하였다. 다른 일반 방송 방식에 비해 SNR 기반 백오프 방식이 1/20 정도 전송횟수의 감소를 보이면서도 최적의 전파지연시간과 홉 수를 통해 긴급메시지 전파능력을 보여준다.

• 한국정보과학회논문지:정보통신
• /
• 제34권6호
• /
• pp.466-474
• /
• 2007

상향링크와 하향링크의 대역폭 차이가 은 비대칭 망 환경에서 범용 TCP를 사용하는 경우, 상향링크의 혼잡으로 인해 TCP의 성능이 저하된다. 본 논문에서는 이러한 문제점을 개선하기 위하여 하향 링크 상의 데이타 세그먼트를 망 환경에 최적화된 크기로 전송함으로써 수신단에서 생성되는 응답 패킷의 수를 감소시켜 상향링크의 혼잡을 완화시키는 동적 세그먼트 조정 기법을 제안한다. 이 기법은 범용 TCP의 단대단 의미구조를 유지하고 송수신단의 TCP 수정 없이 망 환경에 따라 세그먼트의 크기를 최적으로 조정함으로써 상향링크의 혼잡을 완화시킨다. 제안된 기법은 송수신단 사이에 위치한 게이트웨이에 적용되어 상향링크의 혼잡을 감지하고 동적으로 망의 비대칭율과 패킷 손실율을 측정한다. 그리하여 게이트웨이는 상향링크 혼잡 발생 시 시뮬레이션을 통하여 미리 도출되어진 세그먼트 조정계수 값을 참조하고 패킷을 재조립한 후 수신단으로 전송한다. 즉, 망의 비대칭율이 큰 경우 송신단에서 전송되어지는 세그먼트의 크기를 조절하여 응답패킷의 수를 감소시킴으로써 상향링크의 혼잡을 완화시킨다. 또한 조정된 크기를 갖는 세그먼트에서 전송 도중 에러가 발생한 경우에는 빠른 복구를 위해 SACK를 사용하고 혼잡 제어 구간에서는 제안된 기법을 적용하지 않도록 하여 줄어든 응답 패킷의 수로 인한 성능 저하를 방지한다. 이를 통해 제안된 기법을 비대칭 망의 한 종류인 GEO 위성망 환경에 적용하여 상향링크의 혼잡 발생 시 성능저하의 방지를 시뮬레이션을 통하여 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.336-339
• /
• 2011

실시간 위치 인식 및 추적 시스템에서 다수의 이동노드가 존재하는 경우 매우 복잡한 데이터 흐름이 발생한다. 단일 게이트웨이가 존재하는 네트워크에서 센서 노드가 수집한 각 종 데이터는 시간이 경과함에 따라 일정한 경로를 따라 전송된다. 멀티게이트웨이가 존재하는 네트워크 구성에서는 수집된 데이터가 단순한 경로가 아닌 다양한 경로를 따라 전송된다. 이러한 데이터는 많은 노드에서 혼잡을 발생시켜 네트워크 성능을 크게 저하 시킨다. 본 논문에서는 기존의 연구와 달리 멀티 게이트웨이를 갖는 수중센서 네트워크 환경에서 효율적인 통신을 위하여 각 노드들 간의 데이터 충돌을 최소화하고 QoS(Quality of Service)를 보장할 수 있는 MAC(Media Access Control) 프로토콜을 제안한다. 제안된 프로토콜에서 데이터 전송을 원하는 소스 노드는 하나의 RTS 패킷을 이용하여 다수의 목적 노드와 한번에 채널 예약을 한다. 소스 노드는 이웃 노드와의 측정된 전파지연 정보를 이용하여 CTS 응답 시간을 스케쥴링(Scheduling) 함으로써 충돌 없이 채널을 예약한다. 예약이 완료된 후 소스 노드는 여러 목적 노드에서 순차적으로 DATA 패킷을 충돌 없이 전송한다. 제안된 프로토콜은 시뮬레이션을 통해 기존 연구에서 제안된 방법과 성능을 비교하고 결과를 분석 및 평가한다. 성능 비교 분석결과, 제안된 방법이 더 좋은 효율과 지여 등의 성능을 가짐을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제48권11호
• /
• pp.44-52
• /
• 2011

본 논문에서는 다중 무선 네트워크 인터페이스를 가진 고속 차량의 인터넷 서비스에 대한 QoS (Quality of Service) 보장하는 IP 이동성 관리 방법을 제시한다. 제안된 방법은 크게 두 부분으로 나눌 수 있다. 하나는 차량에 탑재된 이동 게이트웨이의 측정 데이터 전송 속도가 사용자가 정의해 놓은 요구 데이터 전송 속도 (Data Transfer Rate) 이하로 떨어지게 되면 이용 가능한 무선 채널을 이용하여 새로운 무선 연결을 생성하는 것이고, 다른 하나는 이동 게이트웨이가 움직이는 동안에 요구 데이터 전송 속도를 보장하기 위해 다중 무선 네트워크 인터페이스를 사용하여 이동 게이트웨이와 무선 접속 라우터 간에 동적으로 병렬 분산 패킷 터널을 생성하는 것이다. 이와 같은 방법을 통해, 핸드오버 동작 중에 유발될 수 있는 지연시간 및 패킷 손실을 줄이는 동시에 사용자의 요구 데이터 전송 속도를 유지함으로써 QoS를 보장 할 수 있게 된다. 제안된 구조를 실현하기 위해 IETF 표준인 Hierarchical Mobile IPv6 (HMIPv6)의 구조를 확장하였고, HMIPv6의 확장을 위한 상세한 알고리즘을 설계하였다. 마지막으로, 성능분석을 위해 시뮬레이션을 수행하였고, 제안된 메커니즘은 핸드오버 하는 동안에 핸드오버 지연시간, 패킷 손실, 패킷 처리율에 대해 QoS를 보장함을 증명하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.20.1-20.1
• /
• 2009

반도체 소자 제조 공정 프로그램인 T-suprem4와 MEDICI를 이용하여 NMOS구조를 설계 하였다. MOS 소자 시뮬레이션을 통해 식각 공정에서 생기는 언더컷에 의한 전기적 특성을 I-V 곡선으로 비교하여 분석하였다. NMOS 구조는 반도체 소자 제조 공정 프로그램 T-suprem4를 이용하여 기본 소자 구조를 설계하였다. 실험의 변수로는 첫째, 소자 공정 중 폴리 실리콘의 언더컷 식각의 각도를 $70^{\circ}C$부터 $110^{\circ}C$까지 $10^{\circ}C$의 차이로 설계하였다. 또한, 언더컷에 의한 드레인-소스사이의 전류($I_{DS}$) 손실이 없는 유효한 각도를 확인하기 위해 $80^{\circ}C$부터 $100^{\circ}C$까지는 $2^{\circ}C$ 크기로 설계 하였다. 둘째, 게이트 크기를 축소하고 역시 언더컷 식각의 각도를 다양하게 설계하였다. 설계된 소자를 반도체 소자 특성 분석 프로그램 MEDICI를 이용하여 소자의 전기적 특성을 측정하였다. 우선 NMOS소자 게이트에 2V의 전압을 인가하였다. 그리고 드레인 부분에 전압을 인가하여 그에 따른 드레인의 전류를 측정 하였다. 드레인 전압은 0V 부터 변화시키며 인가하였다. 측정된 전류 값으로 I-V 곡선을 나타내었다. I-V 곡선의 분석을 통해 식각 후 언더컷의 각도가 $70^{\circ}C$, $80^{\circ}C$, $110^{\circ}C$ 일 때 $4\times10^{-8}A/{\mu}$의 전류가 흐르고, $90^{\circ}C$, $100^{\circ}C$ 일 때는 $1.8\times10^{-7}A/{\mu}$의 전류가 흐르는 것을 확인 하였다. $80^{\circ}C$에서 $100^{\circ}C$까지는 $2^{\circ}C$ 크기로 측정한 결과 $88^{\circ}C$에서 $100^{\circ}C$ 사이 일 때 $90^{\circ}C$ 각도의 경우와 같이 $1.8\times10^{-7}A/{\mu}$의 전류가 측정 되었다. 즉, 식각 중 수직 측벽 도에 언더컷이 $10^{\circ}C$이상 발생하면 $I_{DS}$ 전류 값이 약 22%로 감소하였다. 또한 일반적으로 $90^{\circ}C$의 수직측벽을 가지는 공정이 중요하다고만 생각 되었지만, 이번 연구를 통하여 식각 후 측벽의 각도가 $88^{\circ}C$에서 $92^{\circ}C$ 사이에 있을 때 $I_{DS}$ 값이 가장 최대가 되는 것을 확인 할 수 있었다.

• 대한전자공학회논문지TC
• /
• 제42권8호
• /
• pp.17-24
• /
• 2005

본 논문에서는 Blind 채널 등화를 위한 error feedback 필터를 갖는 Decision Feedback Equalizer(DFE) 구조의 등화기를 설계하였다. 제안하는 등화기는 Least Mean Square(LMS) 알고리즘과 Multi-Modulus Agorithm(MMA)을 이용하였으며 64/256 QAM을 위해 설계되었다. 기존의 MMA 등화기는 두개의 transversal 필터를 이용하거나 feedforward와 feedback 필터를 이용하는 반면에 제안하는 등화기는 feedforward와 feedback 그리고 error feedback 필터를 사용하여 채널 적응 성능을 향상시켰으며 탭 수를 감소시켰다. 제안하는 구조는 $SPW^{TM}$ 툴을 이용 시뮬레이션을 수행하여 성능을 개선시킬 수 있었다. 그리고 VHDL을 이용해 시뮬레이션을 수행하였으며 논리 합성은 0.25um 셀 라이브러리를 이용하였다. 설계한 등화기는 약 19만 게이트 수와 15MHz의 동작속도를 보였다 또한 FPGA 칩을 내장한 이뮬레이션 보드를 사용하여 성능 검증을 수행하였다.

• 한국정보전자통신기술학회논문지
• /
• 제6권3호
• /
• pp.168-173
• /
• 2013

본 연구는 IGBT(Insulated Gate Bipolar Transistor)의 전기적 특성을 향상시키기 위해 새로운 구조의 IGBT를 제안하였다. 첫 번째 구조는 기존 IGBT 구조의 P-베이스 영역 우측 부분에 N+영역을 추가한 방법으로 기존 구조에 비해 빠른 Turn-off 시간과 낮은 전도 손실을 갖는 구조이다. 또한, 두 번째 구조는 게이트 우측 하단에 P+를 형성함으로써 Latching 전류를 향상시킨 구조이다. 시뮬레이션 결과 제안된 첫 번째 구조는 빠른 Turn-off 시간(3.4us), 낮은 순방향 전압강하(3.08V)의 특성을 보였으며, 두 번째 구조는 높은 Latching 전류(369A/?? ) 특성을 보였다. 따라서 본 논문은 제안된 두 가지의 구조를 하나로 결합한 구조로써 기존 IGBT보다 향상된 특성을 시뮬레이션을 통하여 확인하였다.