• 제목/요약/키워드: 가변 입력

검색결과 431건 처리시간 0.028초

단일 전력단 고주파 공진 인버터 링크형 DC-DC 컨버터의 특성해석에 관한 연구 (A Study on Characteristic Analysis of Single-Stage High Frequency Resonant Inverter Link Type DC-DC Converter)

  • 원재선;박재욱;서철식;조규판;정도영;김동희
    • 조명전기설비학회논문지
    • /
    • 제20권2호
    • /
    • pp.16-23
    • /
    • 2006
  • 본 논문에서는 고역률을 가지고 영전압 스위칭으로 동작되는 새로운 단일 전력단 고주파 공진 인버터 링크형 DC-DC 컨버터 회로에 관하여 기술하고 있다. 제안된 토폴로지는 역률 교정기로써 하프 브리지형 부스트 컨버터와 하프 브리지 고주파 공진 컨버터를 단일 전력단으로 일체화 시켰다. 역률 보상용 부스트 컨버터의 부스트 인덕터 전류를 가변 스위칭 주파수와 일정 듀티비를 가지고 불연속 전류 모드(DCM)로 동작시킴으로써 부가적인 입력 전류제어기 없이 높은 입력 역률을 얻을 수 있다. 또 제안한 토폴로지의 이론해석을 무차원화 파라미터를 도입하여 범용성 있게 하여 회로 설계 전단계에서 필요한 특성값을 도식적으로 표현하다. 첨가해, 제안한 토폴로지의 상용화 가능성과 이론해석의 정당성을 입증하기 위해 스위칭 소자로 Power-MOSFET IRF 740을 제안회로 토폴로지의 스위칭 소자로 채용해 실험 장치를 구성하여 검토를 행하였다. 제안된 컨버터는 향후 통신용 DC/DC 컨버터의 전원장치, 방전등용 진원장치 등의 전원시스템에 유용히 사용될 것으로 사료된다.

ARM926EJ-S 프로세서 코어를 이용한 G.729.1의 실시간 구현 (Real-Time Implementation of the G.729.1 Using ARM926EJ-S Processor Core)

  • 소운섭;김대영
    • 한국통신학회논문지
    • /
    • 제33권8C호
    • /
    • pp.575-582
    • /
    • 2008
  • 본 논문에서는 ITU-T의 SG15에서 채택된 G.729.1 광대역 음성 코덱을 ARM926EJ-S(R) 프로세서 코어에 적용하기 위해 기본연산자 및 산술기능 함수를 포함한 G.729.1 코덱 프로그램 일부를 어셈블리어로 변환하여 실시간으로 동작하도록 구현한 절차 및 결과를 기술하였다. G.729.1은 $8{\sim}32kbps$의 가변 전송률을 갖는 ITU-T 표준 광대역 음성 코덱이며, 입력신호는 8kHz 또는 16 kHz로 샘플링 되어 샘플 당 16 비트로 양자화된 PCM 신호를 입력받는다. 이 코덱은 앞서 표준화된 G.729 및 0.729A와 상호 호환이 가능하며 음질 향상을 위해 기존의 협대역($300{\sim}3,400Hz$)에 비해 대역폭을 광대역($50{\sim}7,000Hz$)으로 확장한 버전이다. 실시간으로 구현된 G.729.1 광대역 음성 코덱은 32kbps에서 인코더와 디코더 부분이 각각 약 31.2 MCPS 및 22.8 MCPS의 복잡도를 가지며, 실제 임베디드 시스템에서의 실행 시간은 인코더와 디코더 평균 6.75ms와 4.76ms로 총 11.5ms가 걸렸다. 또한 이 코덱은 ITU-T에서 제공하는 모든 테스트 벡터에 대해 비트 단위로 정확하게 시험하여 통과하였으며, 실제 인터넷 전화기에 적용한 실시간 음성통화에서 정상적으로 동작하였다.

군지연 시간 정합 CMOS 마이크로파 주파수 체배기 (Group Delay Time Matched CMOS Microwave Frequency Doubler)

  • 송경주;김승균;최흥재;정용채
    • 한국전자파학회논문지
    • /
    • 제19권7호
    • /
    • pp.771-777
    • /
    • 2008
  • 본 논문에서는 변형된 시간 지연 기법을 이용한 마이크로파 2차 주파수 체배기가 제안되었다. 제안된 주파수 체배기에서는 입력 신호와 지연된 신호 사이에 발생하는 군지연 시간 부정합을 전압 제어 지연 선로(VCDL)를 이용하여 보상하였다. 가변 슈미트 트리거를 이용한 군지연 시간 정합과 신호 파형의 성형(waveform shaping)으로 인해 원하지 않는 기본 주파수($f_0$)와 3, 4차 고조파 성분들이 충분히 제거할 수 있었다. 결과적으로 출력 단자에서는 오직 2 체배된 주파수 성분($2f_0$)만이 우세하게 나타난다 제안된 주파수 체배기는 1.15 GHz의 기본 주파수에서 설계되었고 TSMC 0.18 $\mu m$ 공정을 이용하여 제작되었다. 입력 신호 전력을 0 dBm 인가하였을 때, 2차 체배된 출력 주파수 성분의 측정된 전력은 2.57 dBm이었다. 2차 체배된 주파수 성분에 대해 $f_0,\;3f_0$, 그리고 $4f_0$ 성분의 제거율은 각각 43.65, 38.65, 그리고 35.59 dB이다.

컴퓨터시각과 신경회로망에 의한 표고등급의 자동판정 (Computer Vision and Neuro- Net Based Automatic Grading of a Mushroom(Lentinus Edodes L.))

  • Hwang, Heon;Lee, Choongho;Han, Joonhyun
    • 생물환경조절학회지
    • /
    • 제3권1호
    • /
    • pp.42-51
    • /
    • 1994
  • 대다수 농산물과 마찬가지로 건조표고의 등급판정은 외관특징에 주로 의존한다. 표고 갓의 전후면에 걸친 복잡하고 다양한 외관특징들로 인하여 표고의 등급판정은 임의로 추출한 표고샘플에 대하여 전문가가 수작업으로 판정하고 있으며, 선별작업 역시 전적으로 수작업에 의존하고 있다. 단순한 반복작업으로 보이는 농산물의 등급판정은 사실 시각과 촉각을 위시한 고도의 감각신경계를 통하여 상호 복잡하게 얽혀 들어오는 정보를 지능적으로 처리하는 고기능의 작업이다. 농산물의 경우, 외관특성을 비롯한 물성은 종류별로 그 경계치를 일괄적으로 명확하게 규정할 수 없기 때문에 대개는 오차를 포함한 통계적 접근에 의하여 규정하고 있다. 따라서 농산작업에 있어서는 농산물 물성이 갖는 모호성을 효율적으로 처리할 수 있는 가변적인 작업구조 및 정보처리가 필수적으로 요구된다. 본 연구에서는 인간 뇌의 정보처리 기능을 부분적으로 구현할 수 있는 인공신경회로망을 컴퓨터 시각 시스템에 적용하여 단순 기하도형의 분류 및 표고의 등급판정을 성공적으로 수행하였다. 회로망 입력으로는 컴퓨터시각 시스템을 이용하여 건조표고의 정성적 외관특징을 자동으로 추출한 후 정량화한 특징점 값들을 이용하였다. 신경회로망의 학습은 표본 추출한 등급표고와 이들의 정량적 특징점 값들을 입출력 쌍으로 하여 수행하였다. 학습한 회로망의 등급판정 성능시험은 표본추출한 미지의 표고에 대한 컴퓨터 영상 특징점 값들을 입력하여 수행하였다.

  • PDF

재구성가능 연산증폭기를 사용한 저전력 4차 델타-시그마 변조기 설계 (Design of Low Power 4th order ΣΔ Modulator with Single Reconfigurable Amplifier)

  • 성재현;이동현;윤광섭
    • 전자공학회논문지
    • /
    • 제54권5호
    • /
    • pp.24-32
    • /
    • 2017
  • 본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.

분산 ATM 교환제어시스템에서 프로세서간 통신 정합부에 대한 성능 분석 (Perfomance Analysis for the IPC Interface Part in a Distributed ATM Switching Control System)

  • 여환근;송광석;노승환;기장근
    • 전자공학회논문지S
    • /
    • 제35S권6호
    • /
    • pp.25-35
    • /
    • 1998
  • 교환기 제어계의 구조는 전기통신 서비스에서 필요로 하는 다양한 호처리 기능을 제공하기 위하여 많은 구조적인 변화가 진행되어 왔따. 특히 분산 교환제어 환경하에서의 호처리 수행에 있어 프로세서들간의 통신에 의한 지연은 시스템의 성능에 영향을 미치는 중요한 요소중의 하나이다. 본 논문에서는 분산 제어 구조를 갖는 ATM 교환기에서 호처리 수행에 필수적으로 요구되는 프로세서간 메시지 통신이 ATM 스위치를 통해서 이루어지는 경우, 각 프로세서내의 한 기능으로 구현되는 IPC(Inter Processor Communication) 정합부에 대한 성능 분석 모델을 제안하고, 시뮬레이션을 통해서 프로세서의 성능에 미치는 병목 요인에 대해서 검토하였다. 결과적으로, 프로세서간 통신 메시지의 입력율 변화에 따라 이를 처리하는 각 성분(자원)의 이용율과, 메시지 입력율의 변화에 따른 각 성분에서의 큐길이 및 처리 지연시간과의 관계로부터 IPC에 관련되는 주요 성분중 로컬 CPU가 프로세서 시스템의 최대 성능을 제한하는 주 요인이 됨을 정량적으로 확인하였다. 또한 로컬 CPU의 성능 변화에 따른 IPC 메시지 처리 지연효과와, 평균 메시지 길이의 가변에 따른 로컬 CPU의 처리 능력을 정량적으로 제시하였으며, 이 결과는 향후 프로세서의 성능 개선이나 시스템 확장을 위한 기초 자료로 활용될 수 있을 것이다.

  • PDF

소형 풍력발전시스템의 직류전원 적용을 위한 운전제어 및 AC/DC변환 통합장치 개발 (Development of Operation Control and AC/DC Conversion Integrated Device for DC Power Application of Small Wind Power Generation System)

  • 홍경진
    • 한국인터넷방송통신학회논문지
    • /
    • 제19권3호
    • /
    • pp.179-184
    • /
    • 2019
  • 전기가 부족한 개발도상국 같은 많은 나라에서는 Off Grid 형태의 소형풍력발전이 전력공급 문제를 해결하기 위한 효율적인 핵심 솔루션이다. 몇몇 국가에서는 전력계통의 확장과 전기가 부족한 지역의 감소로 소규모 풍력을 도시의 도로 조명, 모바일 통신 기지국, 양식업 및 해수 담수 등의 분야에 이용하기도 한다. 이런 변화에 따라 소형 풍력 산업 규모는 대규모 풍력보다 큰 잠재력이 기대되고 있다. 소형 풍력발전의 경우 발전기는 가변 속도로 제어되는 특성이 있으며 발전기에서 발생하는 전압 및 전류에는 많은 고조파 성분을 가지고 있다. 이를 해결하기 위해서 본 논문에서는 소형 풍력발전시스템의 직류전원 적용을 위한 운전제어 및 AC/DC 변환 통합장치를 제안하며 기존 AC to DC 컨버터는 단일 스위치를 갖는 3상 승압형 방식의 컨버터로서 인덕터 전류가 불연속모드로 제어되며, 입력전류의 고조파를 제거하여 단위역률을 갖는 특성을 갖는다. 제안된 컨버터는 입력단에 LCL 필터 및 3상 정류 승압형 컨버터, 계통연계를 위한 단상 풀브릿지 형태로 구성되어 있으며 에너지저장시스템(ESS) 기능이 부가된 제어 시스템으로 풍력발전을 이동 평준화 방식에 의해 급변하는 전력에 대해 계통 안정화를 추구할 수 있다.

자동 변환 임피던스 매칭 네트워크를 갖는 CMOS FM 수신기 프론트엔드 구현 (Implementation of a CMOS FM RX front-end with an automatic tunable input matching network)

  • 김연보;문현원
    • 한국산업정보학회논문지
    • /
    • 제19권4호
    • /
    • pp.17-24
    • /
    • 2014
  • 본 논문에서 2개의 다른 특성을 갖는 FM 안테나들을 사용할 수 있도록 자동 변환 매칭 네트워크를 갖는 CMOS FM 수신기 프론트엔드 구조를 제안하였고 이를 65nm CMOS 공정을 이용하여 설계하였다. 제안된 FM 수신기는 높은 주파수 선택 특성을 갖는 임베디드 안테나를 사용 시 FM 전체 주파수 밴드에서 일정한 수신감도를 유지하기 위해서 저 잡음 증폭기의 입력 매칭 회로의 공진 주파수를 채널 주파수에 따라 가변이 가능하도록 구현하였다. 구현된 FM 프론트엔드의 시뮬레이션 결과는 약 38dB 전압이득, 2.5dB 이하의 잡음 지수 특성, -15.5dBm의 IIP3 선형성 특성을 보이고 1.8V 전원에 3.5mA 전류를 소모한다.

새로운 H.264/AVC CAVLC 고속 병렬 복호화 회로 (A New H.264/AVC CAVLC Parallel Decoding Circuit)

  • 여동훈;신현철
    • 대한전자공학회논문지SD
    • /
    • 제45권11호
    • /
    • pp.35-43
    • /
    • 2008
  • 새로운 컨텍스트 기반 적응형 가변 길이 코드의 효율적인 병렬처리 기법을 개발하였다. 본 논문에서는 확장적인 병렬처리, 작은 면적, 저전력 설계를 위한 몇 가지 새로운 아이디어 제시한다. 첫 번째, 빠른 저전력 연산을 위해 메모리 방식 대신에 단순화된 논리 연산 방식으로 회로를 설계하였다. 두 번째, 효율적인 논리 연산을 위하여 코드 길이를 이용하여 코드들을 그룹지었다. 세 번째, M 비트까지의 입력은 고속 처리를 위하여 병렬 처리하였다 비교를 위해 M=8인 병렬 논리 연산 복호기와 대표적인 기존 방식의 복호기를 설계하여 비교하였다. 실험 결과, 제안한 기법은 고속 병렬처리가 가능하며 같은 복호 속도 (M=8일 때, 1.57codes/cycle) 에서는 기존 방식의 복호기보다 46% 작은 면적을 사용한다.

SHA-3과 SHAKE256 알고리듬을 지원하는 해쉬 프로세서의 하드웨어 설계 (Efficient Hardware Design of Hash Processor Supporting SHA-3 and SHAKE256 Algorithms)

  • 최병윤
    • 한국정보통신학회논문지
    • /
    • 제21권6호
    • /
    • pp.1075-1082
    • /
    • 2017
  • 본 논문에서는 새로운 해쉬 알고리듬인 SHA-3과 출력 길이 확장함수인 SHAKE256을 구현하는 해쉬 프로세서를 설계하였다. 해쉬 프로세서는 성능을 극대화하기 위해 Padder 블록, 라운드 코어 블록, 출력 블록이 블록 단계에서 파이프라인 구조로 동작한다. Padder 블록은 가변길이의 입력을 여러 개의 블록으로 만들고, 라운드 코어 블록은 on-the-fly 라운드 상수 생성기를 사용하여 SHA-3와 SHAKE256에 대응하는 해쉬 및 출력 확장 결과를 생성하며, 출력 블록은 결과 값을 호스트로 전달하는 기능을 수행한다. 해쉬 프로세서는 Xilinx Virtex-5 FPGA에서 최대 동작 속도는 220 MHz이며, SHA3-512의 경우 5.28 Gbps의 처리율을 갖는다. 프로세서는 SHA-3 와 SHAKE-256 알고리듬을 지원하므로 무결성, 키 생성, 난수 생성 등의 암호 분야에 응용이 가능하다.