• 한국세라믹학회지
• /
• 제22권6호
• /
• pp.37-41
• /
• 1985

Several $Al_2O_3$-based polycrystalline which had different dopant ratio in the range of 0.5mol% were prepared by doping pure $Cr_2O_3$, $ZrO_2$, $HfO_3$ Single crystalline which had same composition with above polycrystalline were made by means of floating zone method. This study examined the role of each dopant for enhancing the mefchanical properties of $Al_2O_3$-based Ceramics. Optical micrographs $({\times}200)$ of $Al_2O_3-Cr_2O_3$ single crystal showing not only radial crack (rc) on the specimen surface but median crack (mc) and lateral crack (lc) under surface at the edge of indentation mark. Fracture toughness of $Al_2O_3$-based Ceramics was increased with $ZrO_2$ content. Alloying effect of $Cr_2O_3$ contributed to the hardness of $Al_2O_3$ based ceramics.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.219-219
• /
• 2010

기존의 플로팅 타입의 메모리는 소자의 소형화에 따른 인접 셀 간의 커플링 현상과 전계에 따른 누설전류의 증가 등과 같은 문제가 발생한다. 이에 대한 해결책으로서 전하 저장 층을 폴리실리콘에서 유전체를 사용하는 SONOS 형태의 메모리와 NFGM (Nano-Floating Gate Memory)연구가 되고 있다. 그러나 높은 구동 전압, 느린 쓰기/지우기 속도 그리고 10년의 전하보존에 대한 리텐션 특성을 만족을 시키지 못하는 문제가 있다. 이러한 문제를 해결 하고자 터널베리어를 엔지니어링 하는 TBM (Tunnel Barrier Engineering Memory) 기술에 대한 연구가 활발히 진행 중이다. TBM 기술은 터널 층을 매우 얇은 다층의 유전체를 사용하여 전계에 따른 터널베리어의 민감도를 증가시킴으로써 빠른 쓰기/지우기 동작이 가능하며, 10년의 전하 보존 특성을 만족 시킬 수 있는 차세대 비휘발성 메모리 기술이다. 또한 고유전율 물질을 터널층으로 이용하면 메모리 특성을 향상 시킬 수가 있다. 일반적으로 TBM 기술에는 VARIOT 구조와 CRESTED 구조로 나눠지는데 본 연구에서는 두 구조의 장점을 가지는 Staggered tunnel barrier 구조를 $Si_3N_4$와 HfAlO을 이용하여 디자인 하였다. 이때 HfO2와 Al2O3의 조성비는 3:1의 조성을 갖는다. $Si_3N_4$와 HfAlO을 각각 3 nm로 적층하여 리세스(Recess) 구조의 트랜지스터를 제작하여 차세대 비휘발성 메모리로써의 가능성을 알아보았다.

• 반도체디스플레이기술학회지
• /
• 제9권3호
• /
• pp.75-78
• /
• 2010

In this study we investigated the electrical properties of ZnO-based MOS capacitor with $HfO_2$ as the gate dielectric. MIM capacitor, which uses either $HfO_2$ or $Al_2O_3$ as the dielectric layer, is also studied to understand the dependency of the dielectrics on the preparation conditions. It was found that thinner $HfO_2$ films yield better electrical properties, namely lower leakage current and higher breakdown electric field. These properties were observed to deteriorate when subsequently annealed. Capacitance in the depletion region of MOS capacitor was found to increase with UV ozone treatment time up to 60min. However, when the treatment time was extended to 120min, the trend is reversed. The 'threshold voltage' was also observed to positively shift with UV ozone treatment time up to 60min. The shift apparently saturated for longer treatment.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권2호
• /
• pp.76-82
• /
• 2003

The robust stack storage node and sufficient cell capacitance for high performance is indispensable for 90 nm DRAM capacitor. For the first time, we successfully demonstrated MIS capacitor process integration for 90 nm DRAM technology. Novel cell layout and integration technology of 90 nm DRAM capacitor is proposed and developed, and it can be extended to the next generation DRAM. Diamond-shaped OCS with 1.8 um stack height is newly developed for large capacitor area with better stability. Furthermore, the novel $Al_2O_3/HfO_2$ dielectric material with equivalent oxide thickness (EOT) of 25 ${\AA}$ is adopted for obtaining sufficient cell capacitance. The reliable cell capacitance and leakage current of MIS capacitor is obtained with ~26 fF/cell and < 1 fA/ceil by $Al_2O_3/HfO_2$ dielectric material, respectively.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.152-153
• /
• 2012

Ion sensitive field effect transistor (ISFET)는 전해질 속 각종 이온농도를 측정하는 반도체 이온 센서이다. 이 소자의 기본 구조는 metal oxide semiconductor field effect transistor (MOSFET)에서 고안되었으며 게이트 컨택 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다 [1]. ISFET는 기존의 반도체 CMOS 공정과 호환이 가능하고 제작이 용이할 뿐만 아니라, pH용액에 대한 빠른 반응 속도, 비표지 방식의 생체물질 감지능력, 낮은 단가 및 소자의 집적이 용이하다는 장점을 가지고 있다. ISFET pH센서의 감지특성에 결정하는 요소 중 가장 중요한 것은 소자의 감지막이라고 할 수 있다. 감지막은 감지 대상 물질과 물리적으로 직접 접촉되는 부분으로서 일반적으로 기계적/화학적 강도가 우수한 실리콘 산화막(SiO2)이 많이 사용되어져 왔다. 최근에는 기존의 SiO2 보다 성능이 향상된 감지막을 개발하기 위하여 Al2O3, HfO2, ZrO2, 그리고 Ta2O5와 같은 고유전 상수(high-k)를 가지는 물질들을 EIS 센서의 감지막으로 이용하는 연구가 활발하게 진행되고 있다. 하지만 지속적인 high-k 물질들에 대한 연구에도 불구하고 각각의 물질이 갖는 한계점이 드러났다. 본 연구에서는 SOI기판에서 SiO2 /HfO2 (OH), SiO2/Al2O3 (OA) 이단 적층 그리고 SiO2/HfO2/Al2O3 (OHA) 삼단적층 감지막을 갖는 ISFET을 제작하고 각 감지막의 특성을 평가하였다. 평가된 특성의 결과가 아래의 표1에 요약되었다. 그 결과, 각 high-k 물질이 갖는 한계점을 극복하기 위하여 제안된 OHA감지막은 기존에 OH, OA가 갖는 장점을 취하면서 단점을 최소화 시키는 최적화된 감지막의 감지특성을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.284-284
• /
• 2011

Ion sensitive field effect transistor (ISFET)는 용액 중의 각종 이온 농도를 측정하는 반도체 이온 센서이다. ISFET는 작은 소자 크기, 견고한 구조, 즉각적인 반응속도, 기존의 CMOS공정과 호환이 가능하다는 장점이 있다. ISFET의 기본 구조는 기존의 metal oxide semiconductor field effect transistor (MOSFET)에서 고안되었으며, ISFET는 기존의 MOSFET의 게이트 전극 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다. ISFET소자의 pH 감지 메커니즘은 감지막의 표면에서 pH용액의 수소이온이 막의 표면에 속박되어 표면전위의 변화를 유발하는 것에 기인한다. 그 결과, 수소이온의 농도에 따라 ISFET의 문턱전압의 변화를 일으키게 되고 드레인 전류의 양 또한 달라지게 된다. 한편, ISFET의 좋은 pH감지특성과 높은 출력특성을 얻기 위하여 high-k물질들이 감지막으로써 지속적으로 연구되어져 왔다. 그 중 Al2O3와 HfO2는 높은 유전상수와 좋은 pH 감지능력으로 인하여 많은 연구가 이루어져온 물질이다. 하지만 HfO2는 높은 유전상수를 갖음에도 불구하고 화학용액에 대한 non-ideal 효과에 취약하다는 보고가 있다. 반면에 Al2O3의 유전상수는 HfO2보다 작지만 화학용액으로 인한 손상에 대하여 강한 immunity가 있는 재료이다. 본 연구에서는, 이러한 각각의 high-k 물질들의 단점을 보안하기 위하여 SiO2/HfO2/Al2O3(OHA) 적층막을 이용한 ISFET pH 센서를 제작하였으며 SOI 기판에서 구현되었다. SOI기판에서 OHA 적층막을 이용한 ISFET 제작이 이루어짐에 따라서 소자의 signal to noise 비율을 증대 시킬것으로 기대된다. 실제로 SOI-ISFET와 같이 제작된 SOI-MOSFET는 1.8${\times}$1010의 높은 on/off 전류 비율을을 보였으며 65 mV/dec의 subthreshold swing 값을 갖음으로써, 우수한 전기적 특성을 보이는 ISFET가 제작이 되었음을 확인 하였다. OHA 감지 적층막의 각 층은 양호한 계면상태, 높은 출력특성, 화학용액에 대한non-ideal 효과에 강한 immunity을 위하여 적층되었다. 결론적으로 SOI과 OHA 적층감지막을 이용하여 우수한 pH 감지 특성을 보이는 pH 센서가 제작되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.134-134
• /
• 2011

High-k dielectric materials such as $HfO_2$, $ZrO_2$ and $Al_2O_3$ increase gate capacitance and reduce gate leakage current in MOSFET structures. This behavior suggests that high-k materials will be promise candidates to substitute as a tunnel barrier. Furthermore, stack structure of low-k and high-k tunnel barrier named variable oxide thickness (VARIOT) is more efficient.[1] In this study, we fabricated the $WSi_2$ nanocrystals nonvolatile memory device with $SiO_2/HfO_2/Al_2O_3$ tunnel layer. The $WSi_2$ nano-floating gate capacitors were fabricated on p-type Si (100) wafers. After wafer cleaning, the phosphorus in-situ doped poly-Si layer with a thickness of 100 nm was deposited on isolated active region to confine source and drain. Then, on the gate region defined by using reactive ion etching, the barrier engineered multi-stack tunnel layers of $SiO_2/HfO_2/Al_2O_3$ (2 nm/1 nm/3 nm) were deposited the gate region on Si substrate by using atomic layer deposition. To fabricate $WSi_2$ nanocrystals, the ultrathin $WSi_2$ film with a thickness of 3-4 nm was deposited on the multi-stack tunnel layer by using direct current magnetron sputtering system [2]. Subsequently, the first post annealing process was carried out at $900^{\circ}C$ for 1 min by using rapid thermal annealing system in nitrogen gas ambient. The 15-nm-thick $SiO_2$ control layer was deposited by using ultra-high vacuum magnetron sputtering. For $SiO_2$ layer density, the second post annealing process was carried out at $900^{\circ}C$ for 30 seconds by using rapid thermal annealing system in nitrogen gas ambient. The aluminum gate electrodes of 200-nm thickness were formed by thermal evaporation. The electrical properties of devices were measured by using a HP 4156A precision semiconductor parameter analyzer with HP 41501A pulse generator, an Agillent 81104A 80MHz pulse/pattern generator and an Agillent E5250A low leakage switch mainframe. We will discuss the electrical properties for application next generation non-volatile memory device.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2002년도 동계연구발표회 논문개요집
• /
• pp.66-67
• /
• 2002

Magnetic tunnel junction에서는 spin의 tunneling이 가장 기본적인 현상이기 때문에 tunnel junction의 특성은 tunnel barrier의 성질에 크게 의존한다. Tunnel barrier로는 지금까지 $Al_2$O$_3$가 주로 사용되고 있다. 하지만 $Al_2$O$_3$의 경우는 barrier height가 2-3 eV로 높기 때문에 저 저항의 tunnel junction을 형성하기 위해서는 Al의 두께가 1nm 이하로 낮아져야 한다. 따라서 이를 극복하기 위해서 $Al_2$O$_3$ 보다 낮은 barrier height를 갖는 절연막을 tunnel barrier로 사용하고자 하는 연구가 많이 진행되고 있다 (예를 들면 TaOx [1], ZrOx [2], GaOx [3], and HfOx [4]). (중략)

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.158-158
• /
• 2009

This paper focuses on improving organic thin film transistor (OTFT) characteristics by controlling the self-organization of pentacene molecules with an alignable high-dielectric-constant film. The process, based on the growth of pentacene film through high-vacuum sublimation, is a method of self-organization using ion-beam (IB) bombardment of the $HfO_2/Al_2O_3$ surface used as the gate dielectric layer. X-ray photoelectron spectroscopy indicates that the IB raises the rate of the structural anisotropy of the $HfO_2/Al_2O_3$film, and X-ray diffraction patterns show the possibility of increasing the anisotropy to create the self-organization of pentacene molecules in the first polarized monolayer. An effective mobility of $2.3{\times}10^{-3}cm^2V^{-1}s^{-1}$ was achieved, which is significantly different from that of pentacene films that are not aligned. The proposed OTFT devices with an ultrathin $HfO_2$ structure as the gate dielectric layer were operated at a gate voltage lower than 5 V.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2005년도 제28회 학술발표회 초록집
• /
• pp.61-61
• /
• 2005