• 대한기계학회논문집A
• /
• 제24권3호
• /
• pp.794-802
• /
• 2000

Since the examination of CTOD problem revealed that the discrepancy among CTOD's was a matte., of definition, the relationships among parameters based on different definitions have been studied Particularly, the relationship between $\sigma$BS R-curve based on BS 7448 and R-curve based on the recently introduced $\sigma$5 parameter was investigated in this research. For the comparison, compact tension specimens of used 1Cr-0.5Mo steel, heat treated 1Cr-0.5Mo steel to mimic the new one, A12024-T6, and A12024-T351 were prepared and tested. Consequently, the relationship between $\sigma$5 and $\sigma$BS R-curves for tested materials were established by shifting the rotational center which could determined by rotation factor and ligament size.

• 대한기계학회논문집
• /
• 제13권2호
• /
• pp.252-256
• /
• 1989

본 연구에서는 탄성-소성 피로파괴 시험을 하여 dN/dn과 .DELTA.J의 관계와 dN/과 da/dn의 관계에 대한 실험식을 얻고 이론적인 해석결과와 비교 검토하고자 한다.

• 대한기계학회논문집
• /
• 제9권5호
• /
• pp.539-547
• /
• 1985

본 논문에서는 이상과 같은 연구현상을 배경으로 응력비 R.geq.0인 사인응력파 에서도 사이클의존형 크랙전파가 공존하는가, 공존한다면 그 전이를 결정짓는 조건을 구하기 위해, 대표적인 고온용 재료인 SUS 304강을 이용하여 온도 650.deg. C, 대기중에서 반복속도 .nu., 응력비 R, 응력레벨 .sigma.$_{maxo}$등의 실험조건을 바꾸어 고온저사이클 피로실험을 하였다. 또 이 현상의 기초과정을 이해하는데 도움을 주기 위하여 파면 관찰을 행하였다.

• 대한기계학회논문집
• /
• 제11권3호
• /
• pp.376-385
• /
• 1987

본 연구에서는 평면응력 파괴인성치의 거동에 관한 일련의 연구로서 위와 같 은 점을 고려하여 얇은 두께의 시험편을 이용하여 z의 변화에 대한 평면응력 파괴인성 치와 J저항곡선을 실험적으로 고찰하였으며 크랙성장을 고려한 J적분식도 검토하였다. 크랙길이는 하중제거 컴플라이언스법에 의하여 구하였고, ASTM E813의 방법으로J= .sigma.$_{f}$ .DELTA.(2ａ)인 크랙둔화선과 J저항곡선의 교점에서 구한 J적분값을 J$_{c}$로 정 의하였다. 또한, 재료를 변형경화재료로 가정하여 HRR응력변형율장의 특성을 이용 하여 J적분값을 구한 후 실험치와 상호 비교 검토하였다.이때 입력자료는 실험치의 그것과 동일하게 하였다. 동시에 z의 변화에 대한 T의 변화도 함께 고찰하였다.다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.39-46
• /
• 2016

본 논문에서는 음성 신호의 디지털 데이타 변환을 위한 인버터와 1.5비트 비교기를 이용한 CMOS 3차 델타-시그마 변조기를 설계하였다. 제안하는 3차 델타-시그마 변환기는 연산증폭기 대신에 1.5비트 비교기를 이용한 멀티비트 구조로 낮은 OSR에서 단일비트 4차 델타-시그마 변조기 대비 높은 신호대 잡음비를 확보하고 인버터 기반 적분기를 사용하여 소모 전력을 최소화 시키며 인버터 기반 적분기 회로를 아날로그 덧셈기로 이용함으로써 전력소모를 감소시키고 회로구조를 단순화 시켰다. 제안한 델타-시그마 변조기는 0.18um CMOS 표준 공정을 통해 제작되었으며, 전체 칩면적은 $0.36mm^2$으로 설계되었다. 제작된 칩의 측정 결과 아날로그 회로는 공급전압 0.8V에서 $28.8{\mu}W$, 디지털 회로는 공급전압 1.8V에서 $66.6{\mu}W$로 총 $95.4{\mu}W$의 전력소모가 측정되었다. 델타-시그마 변조기의 동작주파수 2.56MHz, OSR 64배의 조건에서 2.5kHz의 입력 정현파 신호를 인가하였을 때 SNDR은 80.7 dB, 유효비트수는 13.1 비트, 동적범위는 86.1 dB로 측정되었다. 측정결과로부터 FOM(Walden)은 269 fJ/step, FOM(Schreier)는 169.3 dB로 계산되었다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1025-1030
• /
• 2018

제안하는 4차 델타-시그마 변조기는 1개의 연산증폭기를 시분할 기법을 이용하여 4차 델타시그마 변조기를 구현한 구조를 이용하여 설계하였다. KT/C 잡음의 영향을 줄이기 위하여 첫 번째와 두 번째로 재사용하는 적분기의 적분 커패시터 사이즈를 크게 설계하였으며, 세 번째와 네 번째로 재사용하는 적분기의 적분 커패시터 사이즈는 작게 설계하였다. 다른 커패시터 용량을 한 개의 연산증폭기가 로드하기 때문에 안정도 문제를 해결하기 위하여 연산증폭기 단을 가변 하는 방법을 이용하였다. 전력을 절감하기 위하여, 1단으로 연산증폭기가 동작할 때 사용되고 있지 않는 2단을 구성하고 있는 CS증폭기와, 그 출력단에 붙어있는 연속모드 공통모드피드백회로 의 전류원을 차단하는 방법을 이용함으로써, 아이디어 적용전과 비교하였을 때, 15%의 전력 절감 효과를 얻었다. 제안한 변조기는 TSMC 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 305.55uW의 전력을 소모하였다. 256kHz의 샘플링 주파수, OSR 128, 1.024MHz의 클럭주파수, 250Hz 의 입력 싸인 파형을 공급하였을 때, 최대 SNDR은 66.3dB, 유효비트수는 10.6bits, DR은 83dB로 측정되었다. Fom(Walden)은 98.4pJ/step, Fom(Schreier)는 142.8dB 로 측정되었다.

• 한국해양공학회지
• /
• 제6권1호
• /
• pp.122-130
• /
• 1992

The effect of loading waveform on elevated temperature low-cycle fatigue crack growth behavior in a SUS 304 stainless steel have been investigated under symmetrical trangular (fast-fast), trapezoidal and asymmetrical(fast-slow, slow-fast) waveforms at 650.deg. C. It was found that the crack growth rate in fast-slow loading waveform appeared to be higher a little and the crack growth rate in slow-fast loading waveform much higer than that in fast-fast loading waveform, and difference in crack growth rate between fast-show and slow-fast waveforms nearly didn't appear in the region of da/dN>10/sup -2/ The crack growth rate in the trapezoidal loading waveform with t/sub h/=500sec appeared to be faster than that in slow(500sec)-fast(1sec). In addition, parameter modified J-integral could be considered as useful parameter for fatigue crack growth rate in all waveforms. The result obtained are as follow. da/dN=4.91*10/sup -3/ (.DELTA. J/sub c/)/sup 0.565/.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.51-57
• /
• 2015

본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시켰다. 또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다. 제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 $828{\mu}W$이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pJ/step과 142dB로 계산되었다.

• 전자공학회논문지
• /
• 제54권5호
• /
• pp.24-32
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.

• 한국진공학회지
• /
• 제20권2호
• /
• pp.135-140
• /
• 2011

Be을 도핑한 p형 GaSb:Be 에피층의 광여기 발광(PL) 스펙트럼(20 K)의 도핑밀도에 따른 변화를 조사하여, Be 억셉터의 근원을 분석하였다. 도핑을 증가시키면 PL 피크가 고에너지로 변위하고 반치폭은 줄어드는 경향을 보이다가, 밀도가 ${\sim}10^{17}cm^{-3}$ 이상에서 피크 에너지는 오히려 저에너지로 변위하고 반치폭이 늘어나는 현상을 관측하였다. 3개 피크로 분리한 PL 스펙트럼의 적분 PL 강도 변화를 통하여, 도핑 증가에 따라 $Be[Be_{Ga}]$ 준위(0.794 eV)는 감소하는 반면 진성결함에 기인한 $A[Ga_{Sb}]$ 피크(0.778 eV)와 함께 Be과 A 사이에 위치하는 새로운 $Be^*$ 준위(0.787 eV)가 증가하기 때문으로 분석되었다. 이것은 Be을 도핑한 p-GaSb:Be 에피층에는 Be 얕은준위(${\Delta}E=16meV$)와 Be과 A 결함준위가 결합한 $Be^*[Ga_{Sb}-Be_{Ga}]$의 복합준위(${\Delta}E=23meV$)가 공존하기 때문으로 논의하였으며, ${\sim}10^{17}cm^{-3}$ 이상 도핑할 경우에는 Be 준위가 다소 감소할 수 있음을 보였다.