한국산업정보학회논문지 (Journal of Korea Society of Industrial Information Systems)

한국산업정보학회 (Korea Society of Industrial Information Systems)
권호 표지
DOI QR코드

DOI QR Code

NCL 기반의 저전력 ALU 회로 설계 및 구현

Design and Implementation of Low power ALU based on NCL (Null Convention Logic)

  • 김경기 (대구대학교 전자전기공학부)
  • 투고 : 2013.09.16
  • 심사 : 2013.10.15
  • 발행 : 2013.10.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

저전력 설계를 요구하는 디지털 시스템에서는 동적 전력(dynamic power)과 누설 전력(leakage power) 사이의 균형을 이루는 점에 근접하는 매우 낮은 전압에서 작동하는 디지털 설계 방식을 요구하지만, 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이 (PVT variation) 등에 크게 영향을 받아서 올바른 동작을 기대할 수 없다. 따라서 본 논문에서는 낮은 전압에서 여러 가지 변이들에 영향을 받지 않는 비동기회로 설계 방식 중에 타이밍 분석이 요구되지 않고, 설계가 간단한 NCL (Null Convention Logic) 방식을 사용한 저전력 산술논리 연산장치 (ALU) 회로를 매그나칩-SK하이닉스 0.18um 공정으로 설계하고, 기존의 파이프라인 방식의 ALU와 스피드와 전력에 관해서 비교하였다.

Conventional synchronous design circuits cannot only satisfy the timing requirement of the low voltage digital systems, but also they may generate wrong outputs under the influence of PVT variations and aging effects. Therefore, in this paper, a NCL (Null Convention Logic) design as an asynchronous design method has been proposed, where the NCL method doesn't require any timing analysis, and it has a very simple design methodology. Base on the NCL method, a new low power reliable ALU has been designed and implemented using MagnaChip-SKhynix 0.18um CMOS technology. The experimental results of the proposed NCL ALU have been compared to those of a conventional pipelined ALU in terms of power consumption and speed.

키워드

참고문헌

  1. Scott Hauck, "Asynchronous Design Methodologies: An Overview", Proceeding of the IEEE, Vol. 86, No. 1, pp. 69-93, Jan. 1995.
  2. H.Van Gageldonk et al., "An Asynchronous Low-power 80c51 Microcon- troller," Proc. International Symposium Advanced Research in Asynchronous Circuits and Systems, pp. 96-107, 1998.
  3. Kyung Ki Kim, "Minimal Leakage Pattern Generator," 한국산업정보학회논문지, V. 16, No. 5, pp.1-8, 2011년 12월.
  4. Scott C. Smith, Jia Di, "Designing Asynchronous Circuits using NULL Convention Logic (NCL)," Morgan&Calypool Publishers, 2009.
  5. M. Singh and S. M. Nowick, "Teaching Asynchronous Design in Digital Integrated Circuits," IEEE Trans. on Education, Vol. 47, No. 3, pp. 397-404, Aug. 2004. https://doi.org/10.1109/TE.2004.825923
  6. Kyung Ki Kim, "나노 MOSFET 공정에서의 초저전압 NCL 회로 설계," 한국산업정보학회논문지, V. 17, No. 4, pp.17-23, 2012년 08월. https://doi.org/10.9723/jksiis.2012.17.4.017
  7. R. D. Jorgenson, M. S. Hagedorn, T. H. Friddell, "Ultralow-Power Operation in Subthreshold Regimes Applying Clockless Logic," Proceedings of The IEEE, Vol. 98, No. 2, pp. 299-314, Feb. 2010. https://doi.org/10.1109/JPROC.2009.2035449
  8. C. M. Smith, S. C. Smith, " Comparison of NULL Convention Booth2 Multipliers," IEEE MWSCAS, pp. 394-397, 2012.
  9. F. A. Parsan, S. C. Smith, "CMOS implementation of static threshold gates with hysteresis: A new approach," IEEE VLSI-SoC, pp. 41-45, 2012.
  10. F. A. Parsan, S. C. Smith, "CMOS implementation Comparison of NCL Gates," IEEE MWSCAS, pp. 394-397, 2012.

피인용 문헌

  1. A new interfacing circuit for low power asynchronous design in sensor systems vol.19, pp.1, 2014, https://doi.org/10.9723/jksiis.2014.19.1.061
  2. Delay Insensitive Asynchronous Circuit Design Based on New High-Speed NCL Cells vol.19, pp.6, 2014, https://doi.org/10.9723/jksiis.2014.19.6.001
  3. Design of Low Power and High Speed NCL Gates vol.52, pp.2, 2015, https://doi.org/10.5573/ieie.2015.52.2.112