한국산업정보학회논문지 (Journal of Korea Society of Industrial Information Systems)

한국산업정보학회 (Korea Society of Industrial Information Systems)
권호 표지
DOI QR코드

DOI QR Code

고속 SoC를 위한 클락 듀티 보정회로의 설계

Design of clock duty-cycle correction circuits for high-speed SoCs

  • 한상우 (홍익대학교 전자정보통신공학과) ;
  • 김종선 (홍익대학교 전자정보통신공학과)
  • 투고 : 2013.09.16
  • 심사 : 2013.10.17
  • 발행 : 2013.10.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 고속 SoC 설계시 필요한 클록킹 회로의 핵심 소자인 클록 듀티 보정회로 (Duty-Cycle Corrector: DCC)를 소개한다. 종래의 아날로그 피드백 DCC와 디지털 피드백 DCC의 구조와 동작에 대해 비교 분석한다. 듀티-보정 레인지의 확장과 동작 주파수 및 듀티-보정 정확도의 향상을 위해 아날로그와 디지털 DCC의 장점을 결합한 새로운 혼성-모드 피드백 DCC를 소개한다. 특히, 혼성-모드 DCC의 핵심 구성 회로인 듀티-앰프 (Duty-Cycle Amplifier: DCA)의 구조와 설계에 대해 자세히 소개한다. 싱글-스테이지 DCA와 투-스테이지 DCA 기반의 두 개의 혼성-모드 DCC가 각각 0.18-${\mu}m$ CMOS 공정으로 설계되었고, 투-스테이지 DCA기반 DCC가 더 넓은 듀티-보정 레인지와 더 적은 듀티-보정 에러를 갖고 있음을 증명하였다.

A clock duty-cycle corrector (DCC) which is an essential device of clocking circuits for high-speed system-on-chip (SoC) design is introduced in this paper. The architectures and operation of conventional analog feedback DCCs and digital feedback DCCs are compared and analyzed. A new mixed-mode feedback DCC that combines the advantages of analog DCCs and digital DCCs to achieve a wider duty-cycle correction range, higher operating frequency, and higher duty-cycle correction accuracy is presented. Especially, the architectures and design of a mixed-mode duty-cycle amplifier (DCA) which is a core unit circuit of a mixed-mode DCC is presented in detail. Two mixed-mode DCCs based on a single-stage DCA and a two-stage DCA were designed in a 0.18-${\mu}m$ CMOS process, and it is proven that the two-stage DCA-based DCC has a wider duty-cycler correction range and smaller duty-cycle correction error.

키워드

참고문헌

  1. S. K. Kao and S. I. Liu, "All-Digital Fast-Locked Synchronous Duty-Cycle Corrector," IEEE Trans. on Circuits and Systems, Vol.53, pp. 1363-1367, 2006.
  2. B. Kim, K. Oh, L. Kim, and D. Lee, "A 500MHz DLL with Second Order Duty Cycle Corrector for Low Jitter," IEEECustomIntegratedCircuits Conference, pp. 325-328, 2005.
  3. J. C. Ha, J. H. Lim, Y. J. Kim, W. Y. Jung, J. K. Wee, "Unified all-digital duty cycle and phase correction circuit for QDR I/O interface," IET Electronics Letters, pp. 1300-1301, 2008.
  4. S. Han and J. Kim, "Hybrid duty-cycle corrector circuit with dual feedback loop," IET Electronics Letters, Vo.47, No.24, pp. 1311-1313, 2011. https://doi.org/10.1049/el.2011.2710
  5. Y. Min, C. Jeong, K. Kim, W. Choi, J. Son, C. Kim, and S. Kim, "A 0.31-1 GHz fast-corrected duty-cycle corrector with successive approximation register for DDR DRAM applications," IEEE Trans. on VLSI Systems, Vol. 20, pp. 1524-1528, 2012. https://doi.org/10.1109/TVLSI.2011.2158011
  6. S. Han and J. Kim, "A 0.5-2.0 GHz dual-loop SAR-controlled duty-cycle corrector using a mixed search algorithm," Journal of Semiconductor Technology and Science, Vo.13, No.2, pp. 152-156, 2013. https://doi.org/10.5573/JSTS.2013.13.2.152