Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

Dependence of Drain Induced Barrier Lowering for Doping Profile of Channel in Double Gate MOSFET

이중게이트 MOSFET에서 채널내 도핑분포에 대한 드레인유기장벽감소 의존성

  • Received : 2011.05.20
  • Accepted : 2011.07.14
  • Published : 2011.09.30
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, the drain induced barrier lowering(DIBL) for doping distribution in the channel has been analyzed for double gate MOSFET(DGMOSFET). The DGMOSFET is extensively been studing because of adventages to be able to reduce the short channel effects(SCEs) to occur in convensional MOSFET. DIBL is SCE known as reduction of threshold voltage due to variation of energy band by high drain voltage. This DIBL has been analyzed for structural parameter and variation of channel doping profile for DGMOSFET. For this object, The analytical model of Poisson equation has been derived from Gaussian doping distribution for DGMOSFET. To verify potential and DIBL models based on this analytical Poisson's equation, the results have been compared with those of the numerical Poisson's equation, and DIBL for DGMOSFET has been investigated using this models.

본 연구에서는 이중게이트(Double Gate; DG) MOSFET의 채널내 도핑분포 형태에 따른 드레인유기장벽감소(drain induced barrier lowering; DIBL) 현상을 분석하였다. DGMOSFET는 기존 MOSFET에서 발생하는 단채널효과를 감소시킬 수 있다는 장점 때문에 많은 연구가 진행 중에 있다. DIBL은 높은 드레인 전압에 의하여 발생하는 에너지밴드의 변화가 문턱전압의 감소로 니타나는 단채널효과이다. 이러한 DIBL을 DGMOSFET의 구조적 파라미터 및 채널 내 도핑분포함수의 변화에 따라 분석하고자 한다. 이를 위하여 가우시안 분포함수를 이용하여 포아송방정식의 해석학적 모델을 유도하였다. 본 논문에서 사용한 해석학적 포아송방정식의 전위분포모델 및 DIBL 모델의 타당성을 입증하기 위하여 수치해석학적 결과값과 비교하였으며 이 모델을 이용하여 DGMOSFET의 DIBL을 분석하였다.

Keywords

References

  1. S.Namana, S.Baishya and K.Koley," A Subthreshold Surface Potential Modeling of Drain/Source Edge Effect on Double Gate MOS Transistor," 2010 International Conference on Electronics and Information Engineering, vol. 1, pp.87-91, 2010.
  2. I.Saad, M.A.Riyai, Z.Atfyi F.M.N, A.Maheran A. Hamid and R. Ismail, "Enhanced Performance of Vertical Double Gate MOSFET(VDGM) With Oblique Rotating Implantation(ORI) Method", Proc. of ICSE2010, pp.175-179, 2010.
  3. A. Sahoo, P.Kumar and S. Mahapatra,"A Computationally Efficient Generalized Poisson Solution for Independent Double-Gate Transistors," IEEE Trans. Electron Devices, vol. 57, no.3, pp.632-636, 2010. https://doi.org/10.1109/TED.2009.2039098
  4. H.K.Jung and S.Dimitrijev,"Analysis of Sub- threshold Carrier Transport for Ultimate DGMOSFET," IEEE Trans. Electron Devices, vol. 53, no.4, pp.685-691, 2006. https://doi.org/10.1109/TED.2006.870282
  5. P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009.
  6. G.Massobrio and P.Antognetti, Semiconduc -tor Device Modeling with SPICE, 2nd ed., McGraw-Hill, New York, pp.205 -206, 1993.
  7. A.S.Havaldar, G.Katti, N.DasGupta and A.DasGupta, "Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. Electron Devices, vol. 53, no.4, pp.737-741, 2006. https://doi.org/10.1109/TED.2006.870874
  8. G. Zhang, Z. Shao and K. Zhou, "Threshold voltage model for short channel FD-SOI MOSFETs with vertical Gaussian profile," IEEE Tran. Electron Devices, vol. 55, pp.803-809, 2008. https://doi.org/10.1109/TED.2007.914832
  9. 정학기,"비선형도핑분포를 이용한 DGMOSFET의 산화막두께에 대한 문턱전압이하 특성분석," 한국해양정보통신학회 논문지, vol.15, no.7, pp.1537- 1542, 2011.

Cited by

  1. Analysis of Drain Induced Barrier Lowering for Double Gate MOSFET Using Gaussian Distribution vol.16, pp.2, 2012, https://doi.org/10.6109/jkiice.2012.16.2.325
  2. DGMOSFET의 채널구조 및 도핑분포에 따른 문턱전압이하 전류의존성 vol.16, pp.4, 2011, https://doi.org/10.6109/jkiice.2012.16.4.793
  3. 스켈링이론에 가중치를 적용한 DGMOSFET의 문턱전압이하 특성 분석 vol.16, pp.9, 2011, https://doi.org/10.6109/jkiice.2012.16.9.2015