• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.113-113
• /
• 2000

직접천이형 wide band gap(3.4eV) 반도체중의 하나인 GaN를 청색 및 자외선 laser diode, 고출력 전자장비 등으로 응용하기 위해서는 낮은 접합저항을 갖는 Ohmic contact이 선행되어야 한다. 그러나 만족할만한 p-type GaN의 Ohmic contact은 아직 실현되고 있지 못하며, 이는 GaN와 접합 금속과의 구체적인 반응의 연구를 필요로 한다. 본 연구에서 앞서 Pt, Pt, Ni등의 late transition metal을 p-GaN에 접합시킨 결과 이들은 접합 당시 비교적 평탄하나 후열 처리과정에서 비교적 낮은 온도에서 기판과 열팽창계수의 차이로 인하여 평탄성을 잃어버리면서 barrier height가 증가한다는 사실을 확인하였다. 따라서 본 연구에서는 이러한 열적 불안정성을 극복하기 위하여 Ni과 Pd를 차례로 증착하고 가열하면서 interfacial reaction, film morphology, Fermi level의 움직임을 monchromatic XPS(x-ray photoelectron spectroscopy) 와 SAM(scanning Auger microscopy) 그리고 ex-situ AFM을 이용하여 밝히고자 하였다. 특히 후열처리에 의한 계면 반응에 수반되는 구성 금속원소 간의 합금현상과 금속 층의 평탄성이 밀접한 관계가 있다는 것을 확인하였다. 이러한 합금과정에서 나타나는 금속원소들의 중심 준위의 이동을 체계적으로 규명하기 위해서 Pd1-xNix와 Pd1-xGax 합금들의 표준시료를 arc melting method로 만들어 농도에 따른 금속원소들의 중심 준위의 이동을 측정하여, Pd/Ni/p-GaN 및 Ni/Pd/p-GaN 계에서 열처리 온도에 따른 interfacial reaction을 확인하였다. 그 결과 두 계가 상온에서 nitride 및 alloy를 형성하지 않고 고르게 증착되고, 열처리 온도를 40$0^{\circ}C$에서 $650^{\circ}C$까지 증가시킴에 따라 계면반응의 부산물인 metallic Ga은 증가하고 있으마 nitride는 여전히 형성되지 않는 것을 확인하였다. 증착당시 Ni이 계면에 있는 Pd/Ni/p-GaN의 경우에는 52$0^{\circ}C$까지의 열처리에 의하여 Ni과 Pd가 골고루 섞이고 그 평탄성도 유지되고 barier height의 변화도 없었다. 더 높은 $650^{\circ}C$ 가열에 의해서는 surface free energy가 작은 Ga의 활발한 편석 현상으로 인해 표면은 Ga이 풍부한 Pd-Ga의 합금층으로 덮이고, 동시에 작은 pinhole들이 발생하며 barrier height도 0.3eV 가량 증가하게 된다. 반면에 증착당시 Pd이 계면에 있는 Ni/Pd/p-GaN의 경우에는 40$0^{\circ}C$의 가열까지는 두 금속이 그들 계면에서부터 섞이나, 52$0^{\circ}C$의 가열에 의해 이미 barrier height가 0.2eV 가량 증가하기 시작하였다. 더 높은 $650^{\circ}C$가열에 의해서는 커다란 pinhole, 0.5eV 가량의 barrier height 증가, Pd clustering이 동시에 관찰되었다. 따라서 Ni과 Pd의 일함수는 물론 thermal expansion coefficient가 거의 같으며 surface free energy도 거의 일치한다는 점을 감안하면, 이렇게 뚜렷한 열적 안정성의 차이는 GaN와 contact metal과의 반응시작 온도(disruption onset temperature)의 차이에 기인함을 알 수 있었다. 즉 계면에서의 반응에 의해 편석되는 Ga에 의해 박막의 strain이 이완되면, pinhole 등의 박막결함이 줄어 들고, 이는 계면의 N의 out-diffusion을 방지하여 p-type GaN의 barrier height 증가를 막게 된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.400-401
• /
• 2012

그래핀(Graphene)은 열 전도도가 높고 전자 이동도(200 000 cm2V-1s-1)가 우수한 전기적 특성을 가지고 있어 전계 효과 트랜지스터(Field effect transistor; FET), 유기 전자 소자(Organic electronic device)와 광전자 소자(Optoelectronic device) 같은 반도체 소자에 응용 가능하다. 그러나 에너지 밴드 갭이 없기 때문에 소자의 전기적 특성이 제한되는 단점이 있다. 최근에는 아크 방출(Arc discharge method), 화학적 기상 증착법(Chemical vapor deposition; CVD), 이온-조사법(Ion-irradiation) 등을 이용한 이종원자(Hetero atom)도핑과 화학적 처리를 이용한 기능화(Functionalization) 등의 방법으로 그래핀을 도핑 후 에너지 밴드 갭을 형성시키는 연구 결과들이 보고된 바 있다. 그러나 이러한 방법들은 표면이 균일하지 않고, 그래핀에 많은 결함들이 발생한다는 단점이 있다. 이러한 단점을 극복하기 위해 자가조립 단층막(Self-assembled monolayers; SAMs)을 이용하여 이산화규소(Silicon oxide; SiO2) 기판을 기능화한 후 그 위에 그래핀을 전사하면 그래핀의 일함수를 쉽게 조절하여 소자의 전기적 특성을 최적화할 수 있다. SAMs는 그래핀과 SiO2 사이에 부착된 매우 얇고 안정적인 층으로 사용된 물질의 특성에 따라 운반자 농도나 도핑 유형, 디락 점(Dirac point)으로부터의 페르미 에너지 준위(Fermi energy level)를 조절할 수 있다[1-3]. 본 연구에서는 SAMs한 기판을 이용하여 그래핀의 도핑 효과를 확인하였다. CVD를 이용하여 균일한 그래핀을 합성하였고, 기판을 3-Aminopropyltriethoxysilane (APTES)와 Borane-Ammonia(Borazane)을 이용하여 각각 아민 기(Amine group; -NH2)와 보론 나이트라이드(Boron Nitride; BN)로 기능화한 후, 그 위에 합성한 그래핀을 전사하였다. 기판 위에 NH2와 BN이 SAMs 형태로 존재하는 것을 접촉각 측정(Contact angle measurement)을 통해 확인하였고, 그 결과 NH2와 BN에 의해 그래핀에 도핑 효과가 나타난 것을 라만 분광법(Raman spectroscopy)과 X-선 광전자 분광법(X-ray photoelectron spectroscopy: XPS)을 이용하여 확인하였다. 본 연구 결과는 안정적이면서 패턴이 가능하기 때문에 그래핀을 기반으로 하는 반도체 소자에 적용 가능할 것이라 예상된다.

• Korean Chemical Engineering Research
• /
• 제50권5호
• /
• pp.929-932
• /
• 2012

화면표시장치 제조에 널리 이용되고 있는 미세구조 제조향 노광공정을 대신할 기반기술을 개발하고자 한다. 저가의 Polycarbonate 기판에 미세구조를 제조하기 위하여, Spin Coating으로 Polystyrene 박막을 형성하고 박막 위에 Polydimethylsiloxane 주형으로 소프트석판술을 적용하였다. 제조된 구조에 나노입자들을 배열하기 위해 계면작용을 이용하고자 하므로, 구조의 표면을 화학반응에 의해 소수성으로 개질하였다. 소수성으로의 개질은 Polystyrene 표면을 과망간칼륨으로 처리하고 Aminopropyltriethoxysilane을 반응시켜서 수행되었다. 개질된 특성은 X선광전자분광기로 분석되었다. 개질된 표면에서 친수성나노입자들이 분산되어 있는 수용액을 마이크로리터 단위의 방울로 떨어뜨리고, 수용액을 증발시킨다. 증발과정에서 계면상호작용과 미세구조의 물리적 유도로 특정 영역에 나노입자들이 배열되었다. 그리고, 이 배열의 전기적 응용을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.105-105
• /
• 2009

$ZrO_2$ is one of the most attractive high dielectric constant (high-k) materials. As integrated circuit device dimensions continue to be scaled down, high-k materials have been studied more to resolve the problems for replacing the EY31conventional $SiO_2$. $ZrO_2$ has many favorable properties as a high dielectric constant (k= 20~25), wide band gap (5~7 eV) as well as a close thermal expansion coefficient with Si that results in good thermal stability of the $ZrO_2/Si$ structure. In order to get fine-line patterns, plasma etching has been studied more in the fabrication of ultra large-scale integrated circuits. The relation between the etch characteristics of high-k dielectric materials and plasma properties is required to be studied more to match standard processing procedure with low damaged removal process. Due to the easy control of ion energy and flux, low ownership and simple structure of the inductively coupled plasma (ICP), we chose it for high-density plasma in our study. And the $BCl_3$ included in the gas due to the effective extraction of oxygen in the form of $BCl_xO_y$ compound In this study, the surface kinetic properties of $ZrO_2$ thin film was investigated in function of Ch addition to $BCl_3/Ar$ gas mixture ratio, RF power and DC-bias power based on substrate temperature. The figure 1 showed the etch rate of $ZrO_2$ thin film as function of gas mixing ratio of $Cl_2/BCl_3/Ar$ dependent on temperature. The chemical state of film was investigated using x-ray photoelectron spectroscopy (XPS). The characteristics of the plasma were estimated using optical emission spectroscopy (OES). Auger electron spectroscopy (AES) was used for elemental analysis of etched surface.

• 한국결정성장학회지
• /
• 제19권2호
• /
• pp.102-105
• /
• 2009

$BaTiO_3$ 입자 크기가 MLCCs의 절연 특성 및 MLCCs 특성 열화에 미치는 영향을 알아보기 위해 서로 다른 입자를 사용하여 제작한 MLCCs의 가속열화시험을 $150^{\circ}C$, 75 V조건에서 실시하였다. 실험에 사용된 MLCCs는 각각 $0.525{\mu}m$, $0.555{\mu}m$, $0.580{\mu}m$의 입자 크기를 가지는 $BaTiO_3$와 Ni계 전극을 사용하여 상용화된 공정을 통해 제조되었다. 제조된 MLCCs에 대해 정상 유무 확인을 위해 X5R조건 하에서 TCC(Temperature Coefficient of Capacitance) 측정을 통해 유전 변화율에 대해 알아보았다. 세 가지 입자 크기에 따른 절연저항의 거동을 알아보기 위해 BDV(Breakdown Voltage)를 실시하였고, 가속열화시험 후 입자의 크기에 따른 MLCCs 열화의 정도와 원인을 알아보기 위해 XPS(If-ray photoelectron spectroscopy)를 통해 고장분석을 하였다. $BaTiO_3$의 입자 크기가 작을수록 절연파괴저항 및 절연저항 열화에 우수한 특성을 나타내었고, XPS 분석 결과 확인된 NiO peak과 $BaTiO_3$ peak 감소를 통해 MLCCs 열화원인이 유전체의 산소 환원과 환원된 산소와 전극간 반응임을 알 수 있었다.

• 한국재료학회지
• /
• 제20권11호
• /
• pp.606-610
• /
• 2010

Films consisting of a silicon quantum dot superlattice were fabricated by alternating deposition of silicon rich silicon nitride and $Si_3N_4$ layers using an rf magnetron co-sputtering system. In order to use the silicon quantum dot super lattice structure for third generation multi junction solar cell applications, it is important to control the dot size. Moreover, silicon quantum dots have to be in a regularly spaced array in the dielectric matrix material for in order to allow for effective carrier transport. In this study, therefore, we fabricated silicon quantum dot superlattice films under various conditions and investigated crystallization behavior of the silicon quantum dot super lattice structure. Fourier transform infrared spectroscopy (FTIR) spectra showed an increased intensity of the $840\;cm^{-1}$ peak with increasing annealing temperature due to the increase in the number of Si-N bonds. A more conspicuous characteristic of this process is the increased intensity of the $1100\;cm^{-1}$ peak. This peak was attributed to annealing induced reordering in the films that led to increased Si-$N_4$ bonding. X-ray photoelectron spectroscopy (XPS) analysis showed that peak position was shifted to higher bonding energy as silicon 2p bonding energy changed. This transition is related to the formation of silicon quantum dots. Transmission electron microscopy (TEM) and electron spin resonance (ESR) analysis also confirmed the formation of silicon quantum dots. This study revealed that post annealing at $1100^{\circ}C$ for at least one hour is necessary to precipitate the silicon quantum dots in the $SiN_x$ matrix.

• 한국진공학회지
• /
• 제16권2호
• /
• pp.79-90
• /
• 2007

저에너지 초고속 표면 처기 이온원, 4개의 마그네트론 스퍼터 캐소드가 부착된 300 mm 폭 다목적 연성 기판 제작을 위한 부피 800 L 용량의 진공 웹코터 원형 (prototype) 장비를 설계 제작하였고, 무접착제 2층 연성 동박 적층 필림을 제작하여 성능을 평가하였다. 2 개의 터보 펌프 및 폴리콜드를 장착한 비코팅 부분인 상실부와 각각 1개씩의 터보 펌프를 사용한 표면 처리 및 코팅 부분인 하실부의 진공 배기 특성을 측정하였다. 패러데이 컵을 사용하여 대면적 이온원의 이온 전류 밀도 및 균일도를 측정하고, 스퍼터 캐소드의 자기장 분포 및 타겟 사용 효율을 조사하였다. 진공 웹코터의 성능 및 각 구성 요소의 특성 조사를 위하여 연성 기판으로는 폴리이미드 (Kapton-E) $38{\mu}m$을 사용하여 여러 가지 가스 이온에 대한표면 처리 조건에 따른 증류수의 접촉각 변화와 화학 성분의 변화를 x-선 분광학을 사용하여 조사하였다. 고밀도 2층 연성 동박 적층 필림 기판을 스퍼터-전기 도금법으로 제작하기 위하여 스퍼터 타겟으로는 Ni-Cr 및 Cu 금속을 사용하여, 각각의 증착율을 직류 전력의 변화 및 롤의 속도에 따라 조사하였고, 전기 도금으로 $9{mu}m$ 까지 동박 적층 필림을 제작한 후 접착력 및 내열성, 내화학성을 측정하여 소형 진공 웹 코터의 특성을 조사하였다.

• 한국진공학회지
• /
• 제6권4호
• /
• pp.364-371
• /
• 1997

MERIE 플라즈마 장비를 사용하여 실리콘의 트렌치 식각을 HBr, He-$O_2,SiF_4,CF_4$ 등의 가스를 주입하여 수행하였으며 식각 속도, 식각 프로파일 변화, 잔류물 생성 및 표면 상태 등을 관찰하였다. HBr만을 이용한 플라즈마 식각시에는 트렌치 하부 영역에 상당한 횡방향 식각이 일어나 항아리 모양의 식각 프로파일이 관찰되었으며, HBr에 He-$O_2$가스와 $SiF_4$나 $CF_4$등의 주입량을 변화시켜 벽면 기울기와 횡방향 식각의 정도를 제어할 수 있었다. 표면 잔류물 특성 및 표면 거칠기(roughness)등은 HBr/He-$O_2$/$SiF_4$가스를 동시에 주입하여 식각하였을 때 가장 양호한 식각 특성을 나타내었으며, 첨가 가스로 $SiF_4$를 이용함으로써 기존의 C-F계 플라즈마를 이용한 트렌치 식각 특성들보다 우수한 공정 결과를 얻었다. 또 한 $SiF_4$를 이용함으로써 $CF_4$ 첨가시보다 C의 잔류물을 크게 줄이고 표면 손상을 개선할 수 잇음을 X-선 광전자 분석과 주사전자현미경(scanning electron microscopy) 및 AFM(atomic force microscopy)의 결과로써 확인하였다.

• 대한화학회지
• /
• 제42권6호
• /
• pp.607-617
• /
• 1998

$TiO_2(001)$ 박막을 Mo(100) 기판에 약 90${\AA}$ 두께로 적층 성장시키고 그 위에 Au를 증착시켜서 Au의 성장모드, 클러스터의 열적 변화, 열적 안정성, 증착량에 따른 Au 4f 전자 결합에너지의 변화를 오제 전자분광법, 열탈착 분광법, 이온 산란 분광법, X-선 광전자 분광법을 이용하여 연구하였다. Au는 $TiO_2(001)/Mo(100)$ 박막에 3차원적인 성장을 하며 낮은 온도에서 성장된 Au 클러스터는 높은 온도에서 성장된 것보다 보다 그 크기가 작고 온도가 높아지면서 클러스터는 비가역적으로 뭉친다. $TiO_2(100)/Mo(100)$에 증착된 Au의 열탈착은 1000 K부터 일어나며, 증착된 Au의 증착량이 많아질수록 더 높은 온도에서 나타난다. 선도 언저리 해석법으로 얻은 Au 클러스터의 탈착에너지는 약 50 kcal/mol이다. Au의 $TiO_2$ 박막에 대한 초기 흡착상수는 기판의 온도 200-600 K 사이에서는 거의 일정하였다. 400 K에서 $TiO_2$ 박막에 2.0 MLE 보다 적은 양의 Au가 증착된 경우에는 Au 4f의 전자 결합에너지가 벌크 Au에 비해서 증가한다. 0.1 MLE의 경우에는 그 결합에너지가 벌크 Au에 비해서 +0.30 eV 이동하였다.

• 마이크로전자및패키징학회지
• /
• 제24권1호
• /
• pp.75-81
• /
• 2017

연성인쇄회로기판에서 금속 배선 도포층 에폭시수지와 폴리이미드 기판 사이의 계면접착력과 신뢰성 확보를 위해 3가지 폴리이미드 표면처리 및 열처리 조건에 따라 계면접착력 평가를 하였다. 또한 고온고습처리 조건에 따른 에폭시수지와 폴리이미드 사이의 계면 신뢰성을 $180^{\circ}$ 필 테스트를 통해 정량적으로 측정하였다. 폴리이미드 표면 KOH 전처리 전의 에폭시수지와 폴리이미드 사이의 필 강도는 29.4 g/mm이지만, $85^{\circ}C/85%$상대습도의 고온고습 환경에서 100 시간이 지난 후 10.5 g/mm로 감소하였다. 그러나, 폴리이미드 표면처리 후 열처리를 한 경우 29.6 g/mm의 필강도값을 가지며, 고온고습 환경 후에도 27.5 g/mm로 유지되었다. 파면 미세구조 분석 및 박리면 X-선 광전자 분광법 분석 결과, 폴리이미드 표면 습식 개질전처리 후 적절한 열처리를 하는 경우 폴리이미드 표면 잔류 불순물들의 효과적인 제거 및 습식공정에 의한 폴리이미드 손상 회복으로 인해, 고온고습환경에서도 계면접착력이 높게 유지되는 것으로 생각된다.