• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.82-90
• /
• 2011

저전력 전류-모드 신호처리를 위해 새로운 AB급 전류 감산기와 이를 이용한 노튼(Norton) 증폭기를 설계하였다. 전류 감산기는 트랜스리니어 셀(translinear cell), 2개의 전류 미러, 그리고 공통-이미터 증폭기로 구성되었다. 전류 감산의 원리는 트랜스리니어 셀로 입력되는 두 전류의 차가 전류 미러에 의해 얻어지고 이 전류는 공통-이미터 증폭기에 의해 ${\beta}$배 증폭되는 것이다. 노튼 증폭기는 설계한 AB급 전류 감산기와 광대역 전압 버퍼(buffer)로 구성되었다. 시뮬레이션 결과 전류 감산기는 $20{\Omega}$의 입력 저항, 50배의 전류 증폭도, $i_{IN1}$ > $i_{IN2}{\geq}4I_B$의 전류 입력 범위를 갖고 있다는 것을 확인하였다. 노튼 증폭기는 ${\pm}2.5V$ 공급전압에서 312MHz의 단위-이득 주파수, 130dB의 트랜스래지스턴스(transresistance), 4mW의 소비전력은 갖고 있다.

• 스마트미디어저널
• /
• 제4권2호
• /
• pp.55-61
• /
• 2015

A bandwidth-enhanced ultra-wide band (UWB) CMOS balun-LNA is implemented as a part of a software defined radio (SDR) receiver which supports multi-band and multi-standard. The proposed balun-LNA is composed of a single-to-differential converter, a differential-to-single voltage summer with inductive shunt peaking, a negative feedback network, and a differential output buffer with composite common-drain (CD) and common-source (CS) amplifiers. By feeding the single-ended output of the voltage summer to the input of the LNA through a feedback network, a wideband balun-LNA exploiting negative feedback is implemented. By adopting a source follower-based inductive shunt peaking, the proposed balun-LNA achieves a wider gain bandwidth. Two LNA design examples are presented to demonstrate the usefulness of the proposed approach. The LNA I adopts the CS amplifier with a common gate common source (CGCS) balun load as the S-to-D converter for high gain and low noise figure (NF) and the LNA II uses the differential amplifier with the ac-grounded second input terminal as the S-to-D converter for high second-order input-referred intercept point (IIP2). The 3 dB gain bandwidth of the proposed balun-LNA (LNA I) is above 5 GHz and the NF is below 4 dB from 100 MHz to 5 GHz. An average power gain of 18 dB and an IIP3 of -8 ~ -2 dBm are obtained. In simulation, IIP2 of the LNA II is at least 5 dB higher than that of the LNA I with same power consumption.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.158-165
• /
• 2013

본 논문에서는 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스 정합에 RC 피드백과LC 필터회로를 사용하여 설계되었다. 이 설계에 전류 재사용 구조는 전력소비를 줄이기 위해 채택되었으며, 인덕터 피킹 기법은 대역폭을 확장하기 위하여 적용되었다. 이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.

• 한국인터넷방송통신학회논문지
• /
• 제22권4호
• /
• pp.67-72
• /
• 2022

본 논문에서는 60 nm GaN/Si HEMT 공정을 사용하여 전력증폭기(Power Amplifier)의 설계를 제시하였다. 고주파 설계를 위하여 맞춤형 트랜지스터 모델을 구성하였다. Output stage는 저손실 설계를 위해 마이크로스트립 라인을 사용하여 회로를 구성하였다. 또한 RC 네트워크로 구성된 Bias Feeding Line과 Input bypass 회로의 AC Ground(ACGND) 회로를 각각 적용하여 DC 소스에 연결된 노드의 최소임피던스가 RF회로에 영향을 미치지 않도록 하였다. 이득과 출력을 고려하여 3단의 구조로 설계되었다. 설계된 전력증폭기의 최종 사이즈는 3900 ㎛ × 2300 ㎛ 이다. 중심 주파수에서 설계된 결과는 12 V의 공급 전압에서 15.9 dB의 소 신호 이득, 29.9 dBm의 포화 출력(Psat), 24.2 %의 PAE를 달성하였다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.59-67
• /
• 2016

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 완전-차동 선형(fully-differential linear operational transconductance amplifier : FLOTA)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 한 개의 FLOTA, 두 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp로 구성된다. 동작 원리는 FLOTA에 인가되는 두 입력 전압의 차가 각각 동일한 차동 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 단일 출력 전압을 구하는 것이다. 제안한 IA의 동작 원리를 확인하기 위해 FLOTA를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 FLOTA를 사용한 전압-전류 특성은 ${\pm}3V$의 입력 선형 범위에서 0.1%의 선형오차와 2.1uA의 오프셋 전류를 갖고 있었다. IA는 1개의 저항기의 저항 값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 10MHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}5V$ 공급전압에서 105mW이였다.

• 한국음향학회지
• /
• 제31권7호
• /
• pp.480-486
• /
• 2012

음향 변환기용 외부 회로를 구성할 때, 파워 앰프의 내부저항이 매우 작은 경우 정합 회로를 구성하기 보다는 부하측의 역률을 개선하는 것을 선호 한다. 기존 연구의 결과를 살펴 보면 광대역에서 최대 파워를 전달하게 하는 정합회로를 구하는 방법을 많이 연구되어 왔으나, 두 개의 공진점을 갖는 광대역 전기 음향 변화기에 적용할 만한 광대역 역률 개선용 튜닝 회로를 구성하는 방법은 논문화된 결과는 드물다. 본 논문에서는 기존의 정합회로 설계에서 사용하는 체비세프 설계법을 기본으로 하여, 좀 더 낫은 결과를 가질 수 있도록 하는 복합 최적화 과정을 제안한다.

• 한국통신학회논문지
• /
• 제38B권12호
• /
• pp.967-975
• /
• 2013

수중용 전기 음향 변환기용 외부 회로를 구성할 때, 파워 앰프의 내부저항이 매우 작은 경우 정합 회로를 구성하기 보다는 부하측의 역률을 개선하는 것을 선호 한다. 기존 연구의 결과를 살펴보면 광대역에서 최대 파워를 전달하게 하는 정합회로를 구하는 방법을 많이 연구되어 왔으나, 두 개의 공진점을 갖는 수중용 광대역 전기 음향 변화기에 적용할 만한 광대역 역률 개선 튜닝 회로를 구성하는 방법은 논문화된 결과는 드물다. 본 논문에서는 기존의 정합회로 설계에서 사용하는 체비세프 설계법을 기본으로 하여, 좀 더 낫은 결과를 가질 수 있도록 하는 복합 최적화 과정을 바탕으로 역률 개선 회로를 설계하고 이를 실험을 통하여 역율 개선을 확인한다.

• ETRI Journal
• /
• 제34권4호
• /
• pp.485-491
• /
• 2012

In this paper, the implementations of a $0.1{\mu}m$ gallium arsenide (GaAs) pseudomorphic high electron mobility transistor process for a low noise amplifier (LNA), a subharmonically pumped (SHP) mixer, and a single-chip receiver for 70/80 GHz point-to-point communications are presented. To obtain high-gain performance and good flatness for a 15 GHz (71 GHz to 86 GHz) wideband LNA, a five-stage input/output port transmission line matching method is used. To decrease the package loss and cost, 2nd and 4th SHP mixers were designed. From the measured results, the five-stage LNA shows a gain of 23 dB and a noise figure of 4.5 dB. The 2nd and 4th SHP mixers show conversion losses of 12 dB and 17 dB and input P1dB of -1.5 dBm to 1.5 dBm. Finally, a single-chip receiver based on the 4th SHP mixer shows a gain of 6 dB, a noise figure of 6 dB, and an input P1dB of -21 dBm.

• 전기전자학회논문지
• /
• 제17권2호
• /
• pp.176-181
• /
• 2013

This paper presents a CMOS impulse radio ultra-wideband (IR-UWB) receiver implemented using IBM 0.13um CMOS technology for inner/inter-chip wireless interconnection. The IR-UWB receiver is based on the non-coherent architecture which removes the complexity of RF architecture (such as DLL or PLL) and reduces power consumption. The receiver consists of three blocks: a low noise amplifier (LNA) with active balun, a correlator, and a comparator. Simulation results show the die area of the IR-UWB receiver of 0.2mm2, a power gain (S21) of 12.5dB, a noise figure (NF) of 3.05dB, an input return loss (S11) of less than -16.5dB, a conversion gain of 18dB, a NFDSB of 22. The receiver exhibits a third order intercept point (IIP3) of -1.3dBm and consumes 22.9mW of power on the 1.4V power supply.

• 디지털산업정보학회논문지
• /
• 제20권2호
• /
• pp.63-74
• /
• 2024

This Paper presents a resistive wideband fully differential low-noise amplifier (LNA) designed using a noise-cancellation technique for TV tuner applications. The front-end of the LNA employs a cascode common-gate (CG) configuration, and cross-coupled local feedback is employed between the CG and common-source (CS) stages. The moderate gain at the source of the cascode transistor in the CS stage is utilized to boost the transconductance of the cascode CG stage. This produces higher gain and lower noise figure (NF) than a conventional LNA with inductor. The NF can be further optimized by adjusting the local open-loop gain, thereby distributing the power consumption among the transistors and resistors. Finally, an optimized DC gain is obtained by designing the output resistive network. The proposed LNA, designed in SK Hynix 180 nm CMOS, exhibits improved linearity with a voltage gain of 10.7 dB, and minimum NF of 1.6-1.9 dB over a signal bandwidth of 40 MHz to 1 GHz.