• 제목/요약/키워드: voltage converter

검색결과 3,992건 처리시간 0.028초

높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13um CMOS 파이프라인 A/D 변환기 (A Calibration-Free 14b 70MS/s 0.13um CMOS Pipeline A/D Converter with High-Matching 3-D Symmetric Capacitors)

  • 문경준;이경훈;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권12호
    • /
    • pp.55-64
    • /
    • 2006
  • 본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

EV용 배터리 관리시스템(BMS) 시뮬레이터 개발 (Development of a battery management system(BMS) simulator for electric vehicle(EV) cars)

  • 박찬희;김상중;황호석;이희관
    • 한국산학기술학회논문지
    • /
    • 제13권6호
    • /
    • pp.2484-2490
    • /
    • 2012
  • 본 연구는 EV용 전기차동차의 차세대 에너지원인 리튬이온 배터리 팩을 관리하는 BMS의 성능 검증을 위한 시뮬레이터의 Cell simulation 보드와 이를 컨트롤 할 수 있는 임베디드 프로그램을 개발 하였다. 그리고 시뮬레이터의 속도를 향상시키고, 시스템 단가를 낮출 수 있는 Amplifier를 직렬로 연결하는 방식을 고안하여 OP amp와 트랜지스터를 직렬로 연결하였다. 또한, DAC를 채널마다 사용하여 채널간 절연(isolation)성능 을 기존 방식보다 향상 시켰다. 그리고 전류 제한 보호회로를 구성하여, 외란으로부터 보드를 보호 할 수 있도록 하였다. 개발된 시뮬레이터의 성능 검증을 위하여 각 셀에 5V부터 0.5V까지 0.5V의 크기로 전압을 강하 시키면서 총 10번의 실험을 하였다. 실험 데이터의 유의성 분석 결과, 모든 실험 조건에서 평균 0.001~0.004V 표준 편차로 출력되는 것을 확인하였으며, 이를 통하여 본 시뮬레이터가 높은 유의성 및 반복성을 가지는 시스템임을 확인 할 수 있었다.

세그먼트 부분 정합 기법 기반의 10비트 100MS/s 0.13um CMOS D/A 변환기 설계 (A 10b 100MS/s 0.13um CMOS D/A Converter Based on A Segmented Local Matching Technique)

  • 황태호;김차동;최희철;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제47권4호
    • /
    • pp.62-68
    • /
    • 2010
  • 본 논문에서는 주로 소면적 구현을 위하여 세그먼트 부분 정합 기법을 적용한 10비트 100MS/s DAC를 제안한다. 제안하는 DAC는 비교적 적은 수의 소자로도 요구되는 선형성을 유지하면서 고속으로 부하저항의 구동이 가능한 세그먼트 전류 구동방식 구조를 사용하였으며, 제안하는 세그먼트 부분 정합 기법을 적용하여 정합이 필요한 전류 셀들의 숫자와 크기를 줄였다. 또한, 전류 셀에는 작은 크기의 소자를 사용하면서도 높은 출력 임피던스를 얻을 수 있도록 이중-캐스코드 구조를 채용하였다. 시제품 DAC는 0.13um CMOS 공정으로 제작되었으며, 유효 면적의 크기는 $0.13mm^2$이다. 시제품 측정 결과, 3.3V의 전원전압과 $1V_{p-p}$의 단일 출력 범위 조건에서 $50{\Omega}$의 부하저항을 구동할 때 DNL 및 INL은 각각 -0.73LSB, -0.76LSB 수준이며, SFDR은 100MS/s의 동작 속도에서 최대 58.6dB이다.

이중 모드 ADC를 이용한 U-Health 시스템용 맥박수와 맥박파형 검출 회로 설계 (Design of a Readout Circuit of Pulse Rate and Pulse Waveform for a U-Health System Using a Dual-Mode ADC)

  • 신영산;위재경;송인채
    • 전자공학회논문지
    • /
    • 제50권9호
    • /
    • pp.68-73
    • /
    • 2013
  • 본 논문에서는 수면 중에 사용자의 건강상태를 모니터링 하기 위한 U-health 시스템으로 맥박 수와 맥박 파형 검출 회로를 제안하였다. 제안된 검출 회로의 출력은 배터리의 교체 없이 장시간 사용하기 위하여 건강 상태에 따라 맥박 수 또는 맥박 파형이 선택된다. 이러한 동작을 위해 제안된 신호 검출 회로는 ADC 모드 또는 카운트 모드로 동작하는 이중 모드 ADC와 간단한 디지털 로직으로 구성된 판별기를 사용하였다. 우선 초기에는 카운트 모드로 동작하는 이중 모드 ADC를 통해 4초 동안의 맥박 수를 검출한다. 검출된 맥박수는 판별기에서 1분간 누적한 뒤 건강 상태를 판별한다. 건강 이상 등으로 맥박 수가 설정된 정상 범위를 벗어난 경우 이중 모드 ADC는 ADC 모드로 동작하며 맥박 파형을 1kHz의 샘플링 주파수로 10bit의 디지털 데이터로 변환한다. 데이터는 버퍼에 저장하였다가 620kbps의 속도로 RF Tx를 통해 단말기로 전송한다. 이때 RF Tx는 모드에 따라 1분 혹은 1ms 간격으로 동작한다. 제안된 신호 검출 회로는 $0.11{\mu}m$ 공정으로 설계하였으며 $460{\times}800{\mu}m^2$의 면적을 차지한다. 측정결과 제안된 검출 회로는 1V의 동작 전압에서 카운트 모드에서는 $161.8{\mu}W$, ADC 모드에서는 $507.3{\mu}W$의 전력을 소모한다.

평행평판형 이온함의 두 전극간의 간격 변화에 따른 유효측정점에 관한 연구 (Study on Effective Point of Measurement for Parallel Plate Type ionization Chamber with Different Spacing)

  • 신교철;윤형근
    • 한국의학물리학회지:의학물리
    • /
    • 제13권2호
    • /
    • pp.55-61
    • /
    • 2002
  • 본 연구는 제작된 방사선 측정시스템을 평가하기 위한 방법중의 하나인 유효측정점을 명확히 정하기 위하여 실행되었다. 일반적으로 원통형이나 두 전극간의 간격이 매우 작은 평행평판형 이온함의 경우 유효측정점은 잘 정의 되어있다. 그 정의에 의하면 그리 크지 않은 체적을 갖는 평행평판형 이온함의 유효측정점은 방사선이 입사되는 윗면의 바로 아래로 정의한다고 되어있다. 그러나 본 연구에서 제작한 이온함과 같이 두 전극간의 간격을 비교적 크게 할 경우 위의 정의는 더 이상 유효하지 않을 수도 있을 것으로 생각되어 평행평판형 이온함의 두 전극간의 간격을 3, 6, 10 mm로 하여 체적이 0.9, 1.9, 3.1 cc로 비교적 크게 한 경우에 그 유효측정점의 변화를 검토하고자 하였다. 실험은 의료용 선형가속기로부터 발생가능한 광자선 6, 10 MV와 전자선 6, 12 MeV에 대하여 시행되었으며, 방법은 이온함의 buildup의 두께를 증가시켜가면서 방사선의 측정선량이 최대가 되는 깊이를 조사하였다. 그 결과 광자선과 전자선의 경우 조사된 모든 에너지에 대하여 그 정도의 차이는 있으나 전반적으로 이온함의 체적이 커짐에 따라서 즉, 두 전극간의 간격이 멀어짐에 따라서 유효측정점이 이온함의 윗면에서부터 이온함의 중심 쪽으로 이동하는 경향을 보였다. 그 정도는 이온함 체적의 크기가 커질수록 더 크게 이동하는 양상을 보였다. 이와 같은 결과로 볼 때 평행평판형 이온함의 경우는 두 전극간의 간격이 어느 정도 큰 경우에는 유효측정점이 변하게 됨으로 이온함의 체적에 따라서 그 유효측정점을 조사할 필요가 있다고 생각된다.

  • PDF

중성자 핵반응을 이용한 원소 검출기술 - 즉발감마선 중성자 방사화분석법을 이용한 검출기술 - (Elemental Analysis by Neutron Induced Nuclear Reaction - Prompt Gamma Neutron Activation Analysis for Chemical Measurement -)

  • 송병철;박용준;지광용
    • 분석과학
    • /
    • 제16권5호
    • /
    • pp.1041-1051
    • /
    • 2003
  • 즉발감마선 중성자방사화법 (PGAA)은 시료내 미량 및 주원소를 빠르게 비파괴적으로 분석하는 방법으로 주로 광물, 금속, 석탄, 시멘트, 석유, 코팅, 제지 등 다양한 산업체에서 실시간 분석법으로 매우 유용하다. 이 방법은 제약과 관련된 산업체 또는 연구업무에도 활용되며, 마약 또는 폭발물과 같은 위험물질의 탐지에도 이용되고 있다. 본 총설은 즉발감마선 중성자 방사화법의 현재의 기술현황과 앞으로 연구추진 경향에 대하여 서술하였다. PGAA 시스템은 중성자 선원, 증성자 핵반응으로부터 발생하는 즉발감마선을 측정하기위한 다중채널분석기와 A/D 변환기 등의 전자모듈과 고분해능 HPGe 검출기로 구성된다. 속중성자의 콤프턴 산란에 의한 높은 바탕값은 감마-감마 동시계수장치의 도입으로 개선될 수 있다. 현재 $^{252}Cf$를 사용한 즉발감마선 중성자 방사화 장치는 수용액중에 존재하는 원소들의 실시간분석을 위해 한국원자력연구소에서 개발중에 있다. 이 장치는 다양한 마약 및 폭발물 또는 화학무기의 탐지에도 응용될 수 있다.

함정 자기신호 측정용 3-축 디지털 자기센서 설계 및 제작에 관한 연구 (Design and Fabrication of Digital 3-axis Magnetometer for Magnetic Signal from Warship)

  • 김은애;손대락
    • 한국자기학회지
    • /
    • 제24권4호
    • /
    • pp.123-127
    • /
    • 2014
  • 본 연구에서는 함정을 자기소거시키는 과정에서 함정에 의한 자기장을 측정하기위한 3-축의 flux-gate 마그네토미터를 설계 제작하였다. 설계에서 고려한 사항은 자기장측정지점과 자기장 데이터를 수집하는 장치 사이의 거리가 수백미터로 멀기 때문에 입력전압의 변동이 커도 동작이 되게 전압 범위가 16~36 V까지 가능한 DC/DC 변환기를 사용하였고, 데이터의 전송은 자기장 측정값을 디지털로 변환 시킨 후 RS422통신으로 전송하게 하였다. 또한 함정을 자기소거 하는 과정에서 발생하는 ${\pm}1mT$ 자기장하에서도 0점의 변화가 ${\pm}2nT$ 이하가 되게 피측정자기장의 보상은 ${\pm}1mT$, 측정범위는 ${\pm}0.1mT$가 되게 제작을 하였다. 또한 수심 30 m에서도 동작되어야하는 조건을 고려하여 6기압 하에서 센서가 수밀이 되고 정상 작동이 되는 것을 확인 하였다. 마그네토미터의 일반특성으로는 선형도가 측정범위 ${\pm}0.1mT$에서 0.01 % 이상 이였고 센서의 노이즈는 1 Hz에서 $30pT/\sqrt{Hz}$이였다.

GNSS Software Receivers: Sampling and jitter considerations for multiple signals

  • Amin, Bilal;Dempster, Andrew G.
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
    • /
    • pp.385-390
    • /
    • 2006
  • This paper examines the sampling and jitter specifications and considerations for Global Navigation Satellite Systems (GNSS) software receivers. Software radio (SWR) technologies are being used in the implementation of communication receivers in general and GNSS receivers in particular. With the advent of new GPS signals, and a range of new Galileo and GLONASS signals soon becoming available, GNSS is an application where SWR and software-defined radio (SDR) are likely to have an impact. The sampling process is critical for SWR receivers, where it occurs as close to the antenna as possible. One way to achieve this is by BandPass Sampling (BPS), which is an undersampling technique that exploits aliasing to perform downconversion. BPS enables removal of the IF stage in the radio receiver. The sampling frequency is a very important factor since it influences both receiver performance and implementation efficiency. However, the design of BPS can result in degradation of Signal-to-Noise Ratio (SNR) due to the out-of-band noise being aliased. Important to the specification of both the ADC and its clocking Phase- Locked Loop (PLL) is jitter. Contributing to the system jitter are the aperture jitter of the sample-and-hold switch at the input of ADC and the sampling-clock jitter. Aperture jitter effects have usually been modeled as additive noise, based on a sinusoidal input signal, and limits the achievable Signal-to-Noise Ratio (SNR). Jitter in the sampled signal has several sources: phase noise in the Voltage-Controlled Oscillator (VCO) within the sampling PLL, jitter introduced by variations in the period of the frequency divider used in the sampling PLL and cross-talk from the lock line running parallel to signal lines. Jitter in the sampling process directly acts to degrade the noise floor and selectivity of receiver. Choosing an appropriate VCO for a SWR system is not as simple as finding one with right oscillator frequency. Similarly, it is important to specify the right jitter performance for the ADC. In this paper, the allowable sampling frequencies are calculated and analyzed for the multiple frequency BPS software radio GNSS receivers. The SNR degradation due to jitter in a BPSK system is calculated and required jitter standard deviation allowable for each GNSS band of interest is evaluated. Furthermore, in this paper we have investigated the sources of jitter and a basic jitter budget is calculated that could assist in the design of multiple frequency SWR GNSS receivers. We examine different ADCs and PLLs available in the market and compare known performance with the calculated budget. The results obtained are therefore directly applicable to SWR GNSS receiver design.

  • PDF

경전철용 LVDC 배전계통의 보호기기 운용 방안에 관한 연구 (A Study on Operation Method of Protection Device for LVDC Distribution Feeder in Light Rail System)

  • 강민관;최성식;이후동;김기영;노대석
    • 한국산학기술학회논문지
    • /
    • 제20권4호
    • /
    • pp.25-34
    • /
    • 2019
  • 최근, 출력전압의 제어가 가능하고 양방향 운용이 가능한 PWM(Pulse Width Modulation) 정류기가 도입되고 있다. 그러나, PWM 정류기가 적용될 경우, 전력계통측에서 사고발생하면, 회생전력에 의한 사고전류 공급으로 기존의 사고전류 크기 및 방향이 바뀔 가능성이 있다. 또한, 경전철용 급전시스템에서는 장거리 지점에서 사고가 발생하는 경우, 사고전류의 크기가 크게 감소되고, 부하전류와 비슷하거나 더 작은 경우가 발생할 수 있기 때문에 이에 대한 적절한 보호협조 운용 방안이 필요한 실정이다. 따라서, 본 논문에서는 상기의 문제점들을 해결하기 위하여, 경전철용 LVDC 배전선로의 보호기기 운용 방안을 제안한다. 구체적으로는 LVDC 배전선로에서의 거리 및 단락저항별 사고특성을 분석하여, 다양한 조건에서 사고를 적절하게 판별하는 직류선택계전기의 보호협조 운용방안을 제안한다. 또한, 배전계통 상용 해석 프로그램인 PSCAD/EMTDC를 이용하여 AC 계통, PWM 정류기, LVDC 배전선로로 구성된 경전철용 급전시스템의 모델링을 제시한다. 한편, 제안한 보호협조 알고리즘과 모델링을 이용하여 LVDC 배전선로의 보호기기 특성을 분석한 결과, 제안한 운용방식에서는 전류 경사각의 급격한 감소를 판정하는 보호요소를 추가한다. 따라서, 사고지점의 단락저항이 높거나 장거리 선로인 경우에도, 보호기기가 사고전류와 부하전류를 적절히 판별할 수 있어, 본 논문에서 제안한 보호협조 운용알고리즘의 유용성을 확인하였다.

태양광전원 수용을 위한 MVDC 배전망의 경제성평가 모델링에 관한 연구 (A Study on Economic Evaluation Modeling of MVDC Distribution System for Hosting Capacity of PV System)

  • 이후동;김기영;김미성;노대석
    • 한국산학기술학회논문지
    • /
    • 제22권3호
    • /
    • pp.1-12
    • /
    • 2021
  • MVDC 배전기술은 현재 급격하게 도입되고 있는 태양광전원의 접속지연 문제를 해결하기 위한 효과적인 대안으로 평가되고 있지만, DC 배전망용 기기들을 개발해야 하므로 DC 배전망의 구축비용은 경제적인 측면에서의 문제점을 가지고 있다. 따라서, 본 논문에서는 태양광전원의 수용을 위한 MVDC 배전망의 도입 타당성을 평가하기 위하여, 태양광전원 단지를 용량에 따라 규모별로 정의하고, 이를 수용하기 위한 배전망을 건설하는 경우에 대하여 규모별로 수용성 모델을 제시한다. 이 모델은 배전망의 전원공급방식에 따라 AC 및 DC 배전망으로 구분되며, 수용할 태양광전원 단지의 용량에 따라 수백 MW급은 대규모, 수십 MW급은 중규모, 수 MW급은 소규모로 정의된다. 또한, 본 논문에서는 AC 및 DC 배전망의 건설비, 전력변환설비의 교체비, 운용비로 구성된 비용요소와 태양광전원의 발전수익에 따른 전력량 요금 및 REC 요금으로 구성된 편익요소를 고려하여 MVDC 배전망의 경제성평가 모델링을 제시한다. 이를 바탕으로 현재가치 환산법과 원금균등상환 방식을 이용하여 MVDC 배전망의 경제성을 평가한 결과, 태양광전원의 수용 규모에 따라 일정 연계거리 이후에서는 DC 배전망의 구축비용이 기존의 AC 배전망보다 경제적임을 알 수 있어, 본 논문에서 제시한 경제성평가 모델링의 유용성을 확인하였다.