• Journal of information and communication convergence engineering
• /
• 제13권2호
• /
• pp.139-143
• /
• 2015

A push-push voltage controlled dielectric resonator oscillator (VCDRO) with a modified frequency tuning structure using broadside couplers is investigated. The push-push VCDRO designed at 16 GHz is manufactured using a low temperature co-fired ceramic (LTCC) technology to reduce the circuit size. The frequency tuning structure using a broadside coupler is embedded in a layer of the A6 substrate by using the LTCC process. Experimental results show that the fundamental and third harmonics are suppressed above 15 dBc and 30 dBc, respectively, and the phase noise of push-push VCDRO is -97.5 dBc/Hz at an offset frequency of 100 kHz from the carrier. The proposed frequency tuning structure has a tuning range of 4.46 MHz over a control voltage of 1-11 V. This push-push VCDRO has a miniature size of 15 mm×15 mm. The proposed design and fabrication techniques for a push-push oscillator seem to be applicable in many space and commercial VCDRO products.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1885-1890
• /
• 2003

In this paper, we have developed the voltage controlled crystal oscillator (VCXO) with positive emitter coupled logic(PECL). The VCXO is a crystal oscillator which includes a varactor diode and associated circuitry allowing the frequency to be changed by application of a voltage across that diode. The characteristics of the PECL has the delay time less than 2 ns and the faster logic gate, and the high level output greater than 2.3 V and the low level output smaller than 1.68 V.

• 한국정보통신학회논문지
• /
• 제7권5호
• /
• pp.863-871
• /
• 2003

본 논문에서는 pHEMT의 게이트 전압을 제어하여 저 위상잡음과 고 안정 특성을 나타내는 Ku-band위상 동기유전체공진 발진기를 설계하였다. 발진기를 설계에서 위상잡음에 영향을 주는 P-HEMT의 비선형소자를 선정하고 게이트 전압에 따라 최소 위상잡음을 나타내도록 최적화 시켰으며 바이어스에 따른 산란계수를 이용하여 전압제어 마이크로파 발진기를 설계한 후 안정특성을 위하여 위상동기회로를 적용하였다. 디지털마이크로파 통신시스템에 이용되는 10.75GHz의 주파수에서 동작되는 고안정 위상동기발진기는 전치분주기 형태로 제작하였으며 설계된 마이크로파 발진기는 9.17dBm 출력전력과 -88 dBc/Hz @10KHz의 위상잡음 특성을 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.41-44
• /
• 2001

본 논문은 액정 Driver IC에 사용되a는 내부 기준 clock 발생 및 Voltage Converter에 boosting을 하기 위한 clock을 제공하는 Oscillator 설계 및 구현 하였다 LCD Driver IC에서 발생되는 Oscillator clock 은 고속의 clock신호는 필요로 하지 않으나 LCD display에 관련된 frame 주파수에 직접적인 영향을 주므로 중심 주파수 결정 및 duty비에 따른 주파수 제어가 매우 중요하다. 본 논문에서는 가변 duty를 적용하는 LCD system에 적용할 수 있는 가변 duty oscillator를 소개한다. Process는 0.35um, 12V공정을 사용하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.233-236
• /
• 2005

Phase noise in a phase-locked-loop (PLL) is unwanted and unavoidable. It is a main concern in oscillation system especially PLL. The phase noise is derived in term of power spectrum density by using a reliable phase noise model. There are four noise sources being considered in this paper, which are generated by reference oscillator, voltage controlled oscillator, filter, and main divider. The major concern for this paper is the noise from the filter. Two types of second order low pass filter are used in the PLL system. Applying the mathematical phase noise model, the output noises are compared. The total noise from the passive filter is lower than the active filter at the offset frequency range between 1 Hz to 33 kHz.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.975-981
• /
• 2020

위상 잡음을 개선하기 위한 출력 신호의 진폭을 제어하는 회로를 가진 10 GHz LC 전압 제어 발진기(VCO : voltage-controlled oscillator)가 제안된다. 제안된 LC VCO를 위한 진폭 제어 회로는 피크 검출 회로, 증폭기, 그리고 전류원 회로로 구성된다. 피크 검출 회로는 2 개의 diode-connected NMOSFET과 하나의 커패시터로 구성되어 출력 신호의 최젓값을 감지함으로 수행된다. 제안하는 진폭 제어 회로를 가진 LC VCO는 1.2 V 공급 전압을 사용하는 55 nm CMOS 공정에서 설계된다. 설계된 LC VCO의 면적은 0.0785 ㎟이다. 제안된 LC VCO에 사용된 진폭 제어 회로는 기존 LC VCO의 출력 신호에서 발생되는 242 mV의 진폭 변화를 47 mV로 줄인다. 또한, 출력 신호의 peak-to-peak 시간 지터를 8.71 ps에서 931 fs로 개선한다.

• 대한전자공학회논문지
• /
• 제11권6호
• /
• pp.16-24
• /
• 1974

본 논문은 종래의 NIC회로의 구성방법을 종합하여 일반화하는 방법으로써 파라미터 제어회로와 전압 또는 전류제어회로에 의한 NIC구성방법을 제시하였다. 그리고 FET에 의해 개방 및 단락안정형 NIC회로를 구성하고 회로해석에 의한 임피던스와 실험치를 비교하여 NIC특성을 확인하고 회로해석이 타당함을 검토 확인하였다. 또한 병렬 LC를 NIC와 직렬로 연결하여 발진상태를 실험으로 확인하고 NR에 의한 발진상태와 비교 검토하였다.

• 한국음향학회지
• /
• 제16권4호
• /
• pp.76-84
• /
• 1997

본 논문은 이동통신기기의 핵심부품중 하나인 VCO를 IC로 설계한 내용을 기술하였다. 설계한 VCO는 배리캡을 사용한 LC 동조형발진기로 구현하였다. 사용한 발진소자중 인덕터는 실리콘 IC 구현상의 난점[8]으로 인해 외부로 구성하고 나머지부분을 모두 IC화 하였다. 제작하는데 사용된 마스크 수는 15개이며 칩 사이즈는 1150um${\times}$780um이다. 제작한 VCO IC를 테스트한 결과 전원전압 5V에서 제어전압을 1V에서 3V로 변화시킬때 880MHz 영역에서 동작하였으며 주파수 천이는 425KHz/V, 주파수 편이는 1.97MHz/T, 캐리어 레벨은 -7dBm, 전류소모는 16.7mA이었다. 또한, 위상 잡음은 50KHz 오프셋에서 -80dBc/Hz 이며 중심주파수에 대한 하모닉응답은 -41dBm 이다. 향후 송수신단을 단일 칩화하기 위해서는 외부회로도 실리콘 기판위에 구현할 수 있는 실리콘 MMIC[1][8]에 대한 연구가 수행되어야 할 것이다.

• 대한전자공학회논문지TC
• /
• 제41권5호
• /
• pp.69-76
• /
• 2004

본 논문에서는 낮은 위상잡음을 갖는 X-band용 전압 제어 유전체 공진형 발진기를 설계ㆍ제작하였다. 위상잡음을 개선하기 위하여 저잡음 특성과 프리커 잡음이 낮은 MESFET과 높은 선택도와 Q값이 큰 유전체 공진기를 사용하였다. 또한 바렉터 다이오드는 부하의 영향을 줄이기 위해서 Q-factor가 매우 큰 것을 사용하여야 하며, 전압에 대한 주파수 변동이 선형이 되도록 하기 위해 다이오드의 Gamma가 큰 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 회로 시뮬레이터인 ABS를 사용하였다. 제작된 전압제어 유전체 공진형 발진기의 특성을 측정한 결과, 중심 주파수 12.05 ㎓에서 5.8㏈m의 출력 파워와 -30 ㏈c의 고조파 억압과 100㎑ offest 주파수에서 -114 ㏈c의 위상잡음 특성을 얻을 수 있었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 동조 범위는 15.2 ㎒를 얻었고 이때의 전력 평탄도는 -0.2㏈ 의 우수한 성능을 얻을 수 있었다. 제작된 발진기는 X-band에서 국부 박진기로 이용될 수 있음을 확인하였다.

• 한국정보기술응용학회:학술대회논문집
• /
• 한국정보기술응용학회 2005년도 6th 2005 International Conference on Computers, Communications and System
• /
• pp.103-106
• /
• 2005

This paper reports design and fabrication of CMOS temperature sensor circuit using MOSIS 0.25um CMOS technology. The proposed circuit has a temperature coefficient of $13mV/^{\circ}C$ for a wide operating temperature range with a good linearity. This circuit may be applicable to the design of one-chip IC where quartz crystal resonator is directly mounted on CMOS oscillator chips.