

LCD System용 가변 Duty Oscillator의 설계

*홍 순 양, **조 준 동

*,**성균관대학교 전자공학과 설계자동화 연구실

*전화 : 02-538-9171 / 핸드폰 : 017-321-1028

Design of Duty Control Oscillator For Liquid Crystal Display Systems

Soon-Yang Hong, Jun-Dong Cho

Dept. of Electronic & Computer Science, SungKyunKwan University

E-mail : justin@tomatolsi.com

Abstract

본 논문은 액정 Driver IC에 사용되는 내부 기준 clock 발생 및 Voltage Converter에 boosting을 하기 위한 clock을 제공하는 Oscillator 설계 및 구현 하였다. LCD Driver IC에서 발생되는 Oscillator clock은 고속의 clock신호는 필요로 하지 않으나 LCD display에 관련된 frame 주파수에 직접적인 영향을 주므로 중심 주파수 결정 및 duty비에 따른 주파수 제어가 매우 중요하다. 본 논문에서는 가변 duty를 적용하는 LCD system에 적용할 수 있는 가변 duty oscillator를 소개한다. Process는 0.35um, 12V공정을 사용하였다.

I. 서론 (Driver IC)

통신의 발달은 모든 전자기기의 휴대화를 가속 시켰으며 이로 인해 전자기기와 interface를 위한 기술이 많이 발달되고 있다. 현재 가장 일반화된 휴대용 interface로 LCD, TFT 등이 각광 받고 있다. 이들 display panel을 구동하기 위한 driver IC는 전압레벨을 조정하는 기능을 내장하고 있고 이로 인해 Analog 부분에 있어서 전력의 소모는 전체 driver IC에 있어 중요한 부분을 차지하고 있다.

현재 국내에서 일반화된 액정으로 Mono STN이 있는데 이는 액정의 전기광학 효과(electro-optic effect)에 의해 액정분자의 어떤 배열 상태가 변하고, 이로 인해 액정 셀(cell)의 광학적 성질이 변해, 전기적으로 빛이 변조되는 성질을 이용하여 원하는 data를 display하는 것이다. 이런 액정을 구동하는 기본적인 사고방식은 상하기판에 설치된 대향전극(Common 전극, Segment 전극) 사이에 일정 전압을 인가하여 표시하는

방법이다. 이런 LCD는 상하기판의 표시 전극들이 Dot Matrix 구조를 하고 있으며, 구동방식으로 시분할 구동방식(Multiplex Addressing)이 이용되고 있다. 시분할 구동방식은 X-전극과 Y-전극을 매트릭스형으로 구성하고, X-전극에 순차적으로 선택파형이 인가된다. Y 전극에는 X-전극의 선택파형과 동기시켜 ON 파형 또는 OFF 파형을 인가한다. 이와 같은 조작에 의해 X-전극과 Y-전극의 교점에서 형성되는 화소 전부를 임의의 표시상태로 표시하는 것을 가능케 한다. 최근, Display를 하기 위한 panel size 또한 대형화하면서 display 하는 구동 방식도 partial display의 개념이 큰 portion을 차지하게 되었다. Partial display는 입력되는 duty 제어신호에 의해 전체 display 영역의 일부분만을 display 하는 방식으로 전력 소모를 크게 감소 시킨다. Partial display를 하기 위해서는 duty에 따라 oscillator의 주파수를 가변적으로 변경해야 하기 때문에 oscillator의 주파수를 1차 선형 함수로 변경 시켜야 한다. 또한 display 방식에 따라 일정한 상수 K를 곱해서 출력해야 하기 때문에 기존에 사용하는 R-C oscillator에 의해 구현하기는 매우 어렵고, 선형적인 주파수 변화를 얻을 수 없다.

본 논문에서는 서론에서 LCD Driver IC의 개념 및 partial display의 개념을 언급하고, II장에서 가변 duty oscillator의 기본 개념 및 기본적인 회로에 대해 소개한다. III장에서는 실험 결과를 토대로 oscillator의 성능을 분석하고, IV장에서 결론을 도출한다.

II. Design of Oscillator

2.1 Basics of variable duty oscillator.




그림 1. 가변 Duty display

그림 1. 에 가변 duty display가 도시 되어 있다. 가변 duty는 display 하고자 하는 특정 line group 을 display하는 것을 의미한다. 그림 1 에서는 전체 display line 129 개 중에서 line 3 ~ line 32 까지 30개 line만을 display하는 방식이 도시되어 있다. 그러나 Duty가 바뀌어도 1초 동안 보여져야 하는 Frame frequency는 85Hz (Spec. 80Hz ~ 90Hz) 이 유지되어야 하기 때문에 Duty line 선택 신호가 인가되면 이에 따라 주파수도 선형적으로 바뀌어야 한다.

이를 수식적으로 정리해 보면 식 (1) 과 같다.

$$F_{osc} = F_{fr} \times N \times K \quad (1)$$

(*Fosc : Oscillator Frequency, Ffr : Frame Frequency, N : Number of Duty line K : Display coefficient)

식 (1)에서 알 수 있듯이 oscillator의 발진 주파수는 결국 Duty line에 대해 선형적인 1차 함수가 되어야 한다.




그림 2. 가변 Duty Oscillator의 Block도.

그림 2.에 가변 duty oscillator의 block도가 제시 되어 있다. Oscillator의 구조는 전류 및 정전압 발생을 위한 bias block과 가변 duty 입력 신호에 따라 입력된 전류와 출력된 전류의 양을 조

절할 수 Frequency control block 그리고 입력되는 전류량에 비례해서 출력 주파수를 조절할 수 있는 CCO (Current Controlled Oscillator)로 구성되어 있다. Fuse block은 공정상 Oscillator의 가변 duty 능력 및 Oscillator center frequency를 보상하기 위한 회로이다.

2.2 Oscillator core




그림 3. Oscillator core의 기본 회로도

그림 3은 oscillator에 사용되는 기본 core를 보여준다. 기본적인 oscillator architecture는 current starved type ring oscillator 구조를 사용하였다. 이러한 형태의 CCO 기본 발진 주파수는 지연 단 1개에서 만들어지는 delay × 2 로서 결정된다.

$$T_d = (V_{sw} \times CL) / ISS \quad (2)$$

$$F_{osc} = 1 / (2N \times T_d) \quad (N : \text{지연단수})$$

식 (2)에서 볼 수 있듯이 1개의 지연 단에서 생성할 수 있는 delay는 전압 swing 폭과 Load capacitance에 비례하며, 공급되는 전류 ISS와는 반비례한다. 만일 source 전류와 sink 전류의 양이 같다면 지연 단에서 만들어지는 positive delay 와 negative delay는 같아지게 되어 정확히 2배의 지연을 얻을 수 있다. 그러나 공급전원이 변하게 되면 V_{sw} 가 변화하게 되어 전압이 높아질수록 주파수가 감소하게 된다.

공급 전원에 대해 무관한 output voltage swing 을 만들어 내기 위해서는 새로운 reference generation 회로가 필요하다. Reference generation 회로는 그림 3에서 볼 수 있듯이 일반적으로 많이 사용되는 일종의 상보형 reference 회로로 구성되었다. Reference generation 전압은 VR2 + 2VT buffer 에 의해 전류 증폭을 한 후, oscillator core의 supply 전압으로 이용된다.

LCD System용 가변 Duty Oscillator의 설계




그림 4. 공급전류와 oscillator 출력 주파수

Oscillator core에서 발생되는 전압은 실제로 full CMOS swing이 되지 않기 때문에 이를 clock으로 사용하기 위해서는 OP-AMP를 이용해서 CMOS level로 증폭시켜 준 뒤 최종 clock signal을 출력한다.

그림 4에 oscillator 공급 전류와 출력 주파수 graph가 도시되어 있다. 공급 전류가 선형적이라면 출력 주파수 또한 매우 선형적인 결과를 얻을 수 있다.

2.3 Frequency control block




그림 5. Frequency control block

그림 5에 주파수를 제어하기 위한 기본 frequency control block이 나타나 있다. 두 단의 기본 mirror stage들로 구성되어 있으며, 상수 및 fusing에 의해 최종 copy되는 I2가 결정되어 진다.

첫번째 주파수 제어 단에서는 기본적으로 1:1로 전류를 copy하게 되어 있다. Bias core block에서 생성된 기본 전류는 공정 산포에 의해 +/- 30% 정도의 오차를 가지게 된다. 때문에 앞에서 언급한 바와 같이 전류 값이 변화하게 되면 주파수가 바로 영향을 받는다는 문제가 있다. 또한 전류는 정확하게 target value가 출력 되더라도 parasitic 또는 공정 특성상 oscillator core에서 주파수가 변화하게 된다. 이러한 모든 요인들에 대한 보상을 하기 위해 frequency control block 도입부분에서 Fusing을 적용하였다. Fusing에 의해 보정될 수 있는 전류의 범위는 +/- 6.5% ~ 43.7% 까지 가능하다. 이 전류 범위는 공정 산포 및 특성 변화

에 대한 변화를 모두 감안한 범위이다.

두 번째로 주파수 제어를 하기 위한 control block은 전류 mirror 양단의 unit transistor 개수를 조정해서 최종 전류 비율을 결정하게 된다. 전류 mirror의 bias transistor 개수를 C라 하고, sink transistor의 개수를 D라고 가정하면 최종 출력으로 나가는 전류는 식 (3) 와 같이 정의된다.

$$I_2 = I_1 \times (D / C) \quad (3)$$

위의 식 (3)에서 볼 수 있듯이 C및 I1이 fix되면, 전류 I2는 순수하게 sink쪽 transistor 개수인 D에 의해 선형적으로 제어될 수 있으며, 앞에서 언급했듯이 oscillator의 출력 주파수는 이 전류에 의해 제어 되므로 선형적으로 제어될 수 있다.

Table 1. Frequency control table

상수 (K)	A	B	Fosc	Freq. step
18	63ea	1~129ea	24.5K~197.4K	1.53K
24	48ea	1~129ea	32.6K~263.1K	2.04K
30	38ea	1~129ea	40.8K~328.9K	2.55K




그림 6. Oscillator 출력 파형

III. Simulation Result

그림 6에 Oscillator의 각 주요 노드에 대한 출력파형이 도시 되어있다. VDDL은 oscillator core의 supply로 생성 되어진 전압 level이며, internal clock은 VDDL을 supply전압으로 하여 oscillator core에서 생성 되어지는 clock signal이다. 또한 VDDL 전압 아래쪽에 있는 VREF 신호는 낮은 전압 level로 swing하는 oscillator core의 전압을 증폭하기 위한 comparator 기준 전압이다.




그림 7. Oscillator Output Frequency

그림 7 는 Oscillator의 상수 K를 Fix하고 Duty 를 16 ~ 128까지 변화시켜 가면서 출력되는 주파수를 측정한 결과로, 각각의 상수 입력에 대해 다른 주파수 이득 곡선을 만들면서 매우 선형적인 주파수 변화를 보임을 알 수 있다.




그림 8. Frame 주파수

그림 8은 Oscillator의 출력 주파수를 frame 주파수로 환산한 graph이다. 일반적인 STN LCD system의 frame 주파수 target은 85Hz로써 전체 duty ratio에 대하여 거의 일정한 frame 주파수를 유지함을 알 수 있다.

IV 결론

본 논문에서는 CMOS process를 사용하여 출력 주파수 영역이 20KHz ~ 330KHz까지인 액정 display용 주파수 가변 oscillator를 설계 하였다. 설계된 oscillator는 simple한 current mirror 구조를 이용하여 제어입력 16~129 및 상수 결정 신호 K<1:0>에 의해 선형적인 출력 주파수 변화를 유도

할 수 있다. 이로서 display system 을 위한 oscillator의 기본 목표인 frame 주파수를 일정하게 유지시킬 수 있도록 하여 외부 광원에 의해 야기되는 flicker 현상을 제거할 수 있다. 또한 중심 주파수 이동을 위한 current control 방식의 Fusing scheme을 추가하여 양산시에 출력 주파수 산포를 조정할 수 있다.

설계된 partial display 방식을 이용하는 휴대용 display system에 이용될 수 있을 것으로 기대한다.

참고문헌(또는 Reference)

- [1] Allen Holberg, " CMOS Analog Circuit Design" , The Dryden Press, 1992.
- [2] 박홍준, " CMOS 아날로그 집적회로 설계" , 시그마 프레스, 1999.
- [3] 김명기, "Nic 회로의 구성 및 발전회로에의 응용에 관한 연구," 전자공학회지, v.11, n.06 pp.16-24, 1974, 12
- [4] 이승훈, " 저전력 DRAM구현을 위한 Boosted Voltage Generator에 관한 연구," 대한전자공학회 1998년도 하계종합학술대회논문집, v.21, n.1, pp.530-533, 1998.6
- [5] 김영수, " 2.0um 표준 디지털 CMOS 공정을 이용한 100MHz 전압제어 오실레이터 구현에 관한 연구," 대한전자공학회 1994년도 추계종합학술대회 논문집 (II)(Proceedings of KITE Fall Conference '94) v.17, n.2, pt.II, pp.974-977, 1994.11
- [6] 한재준, " 2GHz=2GHz 주파수 대역 VCO의 설계 및 제작," 대한전자공학회 1997년도 추계종합학술대회 논문집(Proceedings of KITE Fall Conference '97) v.20, n.2, pp.195-198, 1997.11
- [7] 한재준, " 저전력 DRAM 구현을 위한 boosted voltage generator에 관한 연구," 대한전자공학회 1998년도 하계종합학술대회 논문집(Proceedings of IEEK Summer Conference '98) v.21, n.1, pp.530-533, 1998.06
- [8] Yan, W.S and Luong, H.C, " A 900-MHz CMOS low-phase-noise voltage-controlled ring oscillator," Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on , Volume 48, Issue 2, Part 2, pp. 216 0221, Feb 2001
- [9] Saint-Laurent, M. and Muyshondt, G.P. " A digitally controlled oscillator constructed using adjustable resistors ,," Mixed-Signal Design, 2001. SSMSD, pp. 80 082, 2001
- [10] Schmid, U. and Sheppard, S.T. and Wondrak, W. " High temperature performance of NMOS integrated inverters and ring oscillators in 6H-SiC," Electron Devices, IEEE Transactions on , Volume: 47 Issue: 4 , Page(s): 687 0691, April 2000