• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.769-772
• /
• 2005

This paper describes a low-voltage and low-power channel selection analog front end with continuous-time low pass filters and highly linear programmable-gain amplifier(PGA). The filters were realized as balanced Gm-C biquadratic filters to achieve a low current consumption. High linearity and a constant wide bandwidth are achieved by using a new transconductance(Gm) cell. The PGA has a voltage gain varying from 0 to 65dB, while maintaining a constant bandwidth. A filter tuning circuit that requires an accurate time base but no external components is presented. With a 1-Vrms differential input and output, the filter achieves -85dB THD and a 78dB signal-to-noise ratio. Both the filter and PGA were implemented in a 0.18um 1P6M n-well CMOS process. They consume 3.2mW from a 1.8V power supply and occupy an area of $0.19mm^2$.

• 한국전자파학회논문지
• /
• 제21권1호
• /
• pp.69-75
• /
• 2010

본 논문에서는 클랩형 전압 제어 발진기 회로를 바탕으로 UHF 대역에서 광대역 주파수 합성기를 설계하는 방법을 제시하였다. 전압 제어 발진기의 동작 조건 중 부성 저항 회로와 부하 회로의 위상 변화 특성을 해석하여 동작 범위를 증가시킬 수 있는 방법을 제안하였다. 이러한 방법을 적용하여 광대역 전압 제어 발진기를 설계하고, PLL 기반의 광대역 주파수 합성기를 설계하고 제작하였다. 제작된 주파수 합성기는 0~5 V의 버랙터 제어 전압에서 740~1,530 MHz의 발진 주파수 범위를 갖고, 2~-6 dBm의 출력 전력을 얻었다. 또한 위상 잡음은 10 kHz에서 -77 dBc/Hz, 100 kHz에서 -108 dBc/Hz로 측정되었다.

• Journal of Power Electronics
• /
• 제3권2호
• /
• pp.99-114
• /
• 2003

This paper presents a feasible development on a highly accurate quick response adjustable speed drive implementation fur general purpose induction motor which operates on the basis of sensorless slip frequency type vector controlled sine-wave PWM inverter with an automatic tuning machine parameter estimation schemes. In the first place, the sensorless vector control theory on the three-phase voltage source-fed inverter induction motor drive system is developed in slip frequency based vector control principle. In particular, the essential procedure and considerations to measure and estimate the exact stator and rotor circuit parameters of general purpose induction motor are discussed under its operating conditions. The speed regulation characteristics of induction motor operated by the three-phase voltage-fed type current controlled PWM inverter using IGBT's is illustrated and evaluated fur machine parameter variations under the actual conditions of low frequency and high frequency operations for the load torque. In the second place, the variable speed induction motor drive system, employing sensorless vector control scheme which is based on three -phase high frequency carrier PWM inverter with automatic toning estimation schemes of the temperature -dependent and -independent machine circuit parameters, is practically implemented using DSP-based controller. Finally, the dynamic speed response performances for largely changed load torque disturbances as well as steady state speed vs. torque characteristics of this induction motor control implementation are illustrated and discussed from an experimental point of view.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.30-38
• /
• 1998

본 논문에서는 능동필터 설계시 기본 블록으로 이용될 수 있으며, 저전압 고주파에서 동작 가능한 새로운 구조의 CMOS 전류모드 적분기를 제안하였다. 더불어 전압조절을 통해 그 이득과 주파수를 제어할 수 있는 트랜스컨덕턴스 제어회로를 설계하였다. 제안된 적분기는 CMOS 상보형 회로로 구성하였으며, 따라서 적분기의 단위이득주파수에 영향을 주는 적분기의 트랜스컨덕턴스를 증가 시켰다. 제안된 적분기의 단위이득 주파수는 NMOS-gm을 가지는 기존의 적분기에 비하여 두 배 가까이 증가되었다. 또한 트랜스컨덕턴스 제어회로를 이용하여 능동필터의 공정시 나타날 수 있는 오차를 줄이고, 그 용도에 따라 주파수와 이득제어를 가능하게 하였다. 이의 응용회로로서 3차 체비셰프 저역필터를 0.8㎛ CMOS 파라메터를 이용하여 설계하였으며, 이러한 결과들은 소신호 해석 및 0.8㎛ 공정 파라미터를 갖는 HSPICE 시뮬레이션을 통하여 검증되었다.

• 대한전자공학회논문지TC
• /
• 제44권7호통권361호
• /
• pp.7-11
• /
• 2007

본 논문에서는 다중밴드 직접 변환 수신기를 위한 Octa-Phase 전압 제어 발진기를 제안하였다. Octa-Phase 신호와 저 위상잡음을 얻기 위해 4개의 LC VCO를 직렬 커플링 트랜지스터를 이용해 연결하였다. 멀티 밴드 특성을 얻기 위해 밴드 튜닝 회로가 제안되었다. MOS 스위치가 켜짐/꺼짐에 따라서 주파수 범위는 변화한다. 2개의 veractor를 사용해 VCO의 발진 주파수의 공정상의 오차를 최소화하였다. 본 논문에서는 0.18 um CMOS 공정을 이용해 발진기를 설계하였다. 측정 결과 1.8V 공급전압에 12mA의 전류를 소모하였고, $885MHz^{\sim}1342MHz$ 사이의 범위에서 동작하여 3개의 표준(CDMA 20001x, WCDMA, WiBro)에서의 sub-harmonic 혼합기를 구동시킬 수 있는 동작 범위를 만족시킨다. 측정된 위상잡음은 각각 CDMA 2000 1x 대역에서는 -105dBc@100kHz, WCDMA 대역에서는 -115dBc@1MHz, WiBro 대역에서는 -130dBc@10MHz으로 나타났다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 A
• /
• pp.266-267
• /
• 2006

A coupling capacitor voltage transformer (CCVT) is used in extra high voltage and ultra high voltage transmission systems to obtain the standard low voltage signal for protection and measurement. To obtain the high accuracy at the power system frequency, a tuning reactor is connected between a capacitor and a voltage transformer (VT). Thus, no distortion of the secondary voltage is generated when no fault occurs. However, when a fault occurs, the secondary voltage of the CCVT has some errors due to the transient components resulting from the fault. This paper proposes an algorithm for compensating the secondary voltage of the CCVT in the time domain. With the values of the secondary voltage of the CCVT, the secondary and the primary currents are obtained; then the voltage across the capacitor and the tuning reactoris calculated and then added to the measured secondary voltage. The proposed algorithm includes the effect of the non-linear characteristic of the VT and the influence of the ferro-resonance suppression circuit. Test results indicate that the algorithm can successfully compensate the distorted secondary voltage of the CCVT irrespective of the fault distance, the fault inception angle and the fault impedance.

• Journal of electromagnetic engineering and science
• /
• 제9권1호
• /
• pp.25-31
• /
• 2009

This paper describes CMOS VCO circuit design procedures and techniques for multi-band/multi-standard RF transceivers. The proposed techniques enable a 4 GHz CMOS VCO to satisfy all requirements for Quad-band GSMIEDGE and WCDMA standards by achieving a good trade-off among important specifications, phase noise, power consumption, modulation performance, and chip area efficiency. To meet the very stringent GSM T/Rx phase noise and wide frequency range specifications, the VCO utilizes bond-wire inductors with high-quality factor, an 8-bit coarse tune capbank for low VCO gain(30$\sim$50 MHz/V) and an on-chip $2^{nd}$ harmonic noise filter. The proposed VCO is implemented in $0.13{\mu}m$ CMOS technology. The measured tuning range is about 34 %(3.17 to 4.49 GHz). The VCO exhibits a phase noise of -123 dBc/Hz at 400 kHz offset and -145 dBc/Hz at 3 MHz offset from a 900 MHz carrier after LO chain. The calculated figure of merit(FOM) is -183.5 dBc/Hz at 3 MHz offset. This fully integrated VCO occupies $0.45{\times}0.9\;mm^2$.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권1호
• /
• pp.15-21
• /
• 2013

In this paper, a MEMS tunable capacitor was successfully designed and fabricated using an aluminum nitride film and a gold suspended membrane with two air gap structure for commercial RF applications. Unlike conventional two-parallel-plate tunable capacitors, the proposed tunable capacitor consists of one air suspended top electrode and two fixed bottom electrodes. One fixed and the top movable electrodes form a variable capacitor, while the other one provides necessary electrostatic actuation. The fabricated tunable capacitor exhibited a capacitance tuning range of 375% at 2 GHz, exceeding the theoretical limit of conventional two-parallel-plate tunable capacitors. In case of the contact state, the maximal quality factor was approximately 25 at 1.5 GHz. The developed fabrication process is also compatible with the existing standard IC (integrated circuit) technology, which makes it suitable for on chip intelligent transceivers and radios.

• 전력전자학회논문지
• /
• 제20권6호
• /
• pp.498-508
• /
• 2015

In the simulation of photovoltaic (PV) power conditioning systems, PSIM is a widely accepted circuit simulation platform because of its fast speed and C-code support. PSIM provides two kinds of generic PV panel models: functional model and physical model. Whereas the functional model simulates PV in the standard test condition (STC) only, the physical model can emulate changing PV characteristics under varying temperatures and irradiation conditions and is thus more suitable for system simulation. However, the physical model requires complicated parameters from users, and thus it is prone to errors and is difficult to use. In this study, a new PSIM model for PV is presented to solve these problems. The proposed model utilizes manufacturers' datasheet values specified under STC only and excludes user-defined information from input parameters. To achieve good accuracy even in varying environmental conditions, single-diode model parameters are successively tuned to a time-varying virtual datasheet. Comparison with a conventional physical model shows that the proposed model provides more accurate simulation according to error analysis based on the EN50530 standard.