• 전자공학회논문지
• /
• 제53권12호
• /
• pp.57-63
• /
• 2016

본 논문은 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용한 IEEE802.15.4g SUN 체계의 센서노드 무선통신부에 적용할 수 있는 RF 주파수 합성기의 구현에 대하여 기술하였다. 제안한 주파수 합성기는 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Delta}-{\Sigma}$ 모듈레이터 그리고 PLL 공통 회로 등의 설계 최적화가 이루어졌으며, 특히 VCO는 NP 코어 구조와 13단 캡 뱅크를 각각 적용하여 고속, 저잡음 및 광대역 튜닝 범위를 확보하였다. 제안된 주파수 합성기를 칩으로 제작하여 측정한 결과 출력 주파수 범위는 1483MHz~2017MHz, 위상잡음은 100KHz 오프셋에서는 -98.63dBc/Hz, 1MHz 오프셋에서는 -122.05dBc/Hz로 양호한 특성을 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권5호
• /
• pp.49-54
• /
• 2009

USN 센서노드 무선통신부에 내장하기 위한 1.9GHz RF 주파수 합성기를 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용하여 구현하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Sigma }-{\Delta}$ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 캡 뱅크를 적용하여 고속 저전력 및 넓은 튜닝 범위를 확보하였다. 설계된 칩의 크기는 $1.2{\times}0.7mm^2$이며, IP로 활용하기 위한 코어 부분의 크기는 $1.1{\times}0.4mm^2$이다. 측정 결과 PLL 회로의 잡음 면에서도 문제가 될 만한 특정 스퍼는 발생하지 않았으며, 6MHz 기본 스퍼에 해당하는 잡음은 -63.06dB로 나타났다. 위상잡음 특성은 1MHz 오프셋에서 -116.17dBc/Hz로서 양호한 특성을 보였다.

• 전자공학회논문지CI
• /
• 제45권6호
• /
• pp.87-93
• /
• 2008

IEEE802.15.4 체계의 USN 센서노드 무선통신부에 내장하기 위한 5.0GHz 광대역 RF 주파수 합성기를 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Sigma}-{\Delta}$ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 12단 캡 뱅크를 적용하여 고속 저전력 및 광대역 튜닝 범위를 확보하였다. 설계된 칩의 크기는 $1.1*0.7mm^2$이며, IP로 활용하기 위한 코어 부분의 크기는 $1.0*0.4mm^2$이다. 2가지 종류의 주파수합성기를 설계한 다음 모의실험을 통하여 비교 분석해 본 결과 일부 특성만 개선한다면 IP로써 사용하는데 문제가 없을 것으로 나타났다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.493-497
• /
• 2005

본 논문은 무선의 임베디드 시스템 환경에서, VoIP 시스템을 구성하는 프로토콜 요소 중의 하나인 SIP를 이용한 User Agent의 구현에 관한 연구이다. User Agent는 설정 블록과, 주변 장치를 제어하기 위한 디바이스 쓰래드 블록, SIP 메시지를 처리하기 위한 SIP 스택 블록으로 구성하였다. 디바이스 쓰래드는 RTP 쓰래드 블록과 사운드 카드 처리 블록으로 구성하였으며, SIP 스택은 프락시 이벤트를 처리하는 워커 쓰래드 블록과 SIP 메시지를 전송하여 처리하는 SIP 트랜시버 및 SIP 쓰래드 블록으로 구성하였다. 하드웨어 플랫폼은 Intel XScale PXA25S 프로세서 기반에 플래쉬 메모리, SDRAM, AC'97 오디오 코덱, 무선 랜카드와 연결된 PCMCIA 소켓이 내장된 보드를 구성하였으며, 오디오 입출력으로 마이크로폰과 헤드폰을 사용하였다. 본 연구의 실험을 위한 타겟 시스템 구성은 임베디드 리눅스 커널 2.4.19를 포팅하였다. 임베디드 시스템의 자원 효율을 높이고자, User Agent의 속성과 SIP 메소드의 기능을 최소화하였고, TCP를 배제하여, 주변 장치 제어를 최소화함으로써, 자원의 소비를 $12.9\%$ 절감할 수 있었다.

• 한국항행학회논문지
• /
• 제24권6호
• /
• pp.485-490
• /
• 2020

최근 국내 조선 산업과 IT융합기술에 대한 연구가 활발한 가운데 선박 안전운항을 위한 위성탐지 기술 발달로 선박에서는 장거리 식별추적 장치 및 자동식별 장치의 의무화로 선박이동 상황을 모니터링 할 수 있어 안전항해에 도움을 주고 있으나, 무중항해 시 시정 상태를 레이다에 의존하는 항해사에게 위험을 경보해 줄 수 있는 안전장치 개발이 필요하다. 이에 광센서를 이용하여 감지하고 알려주는 해무 감지 경보 시스템을 개발하였다. 제작된 해무 감지 경보 시스템은 소형, 저 전력의 광센서 송수신기와 센싱 데이터 처리 모듈로 구성되었다. 시험을 통해 해무가 있는 경우와 없는 경우 각각에 대해 제작된 해무 경보 시스템은 해무 농도를 검출하는 것을 확인하였다. 또한 해무 농도에 따라 선박 엔진 RPM 조절이 가능하고, 결과적으로 선박의 안전 운항을 보조 장치로 활용 가능함을 확인하였다.

• 한국항공우주학회지
• /
• 제50권2호
• /
• pp.119-125
• /
• 2022

본 논문에서는 500kg급 중형위성에 탑재를 목표로 개발한 C-밴드 영상 레이다용 파형발생수신모듈의 설계, 제작 및 시험 결과를 제시한다. 파형발생수신모듈은 약 500km의 고도에서 해상도 10m 기준 120km의 관측 폭을 만족할 수 있도록 50MHz 대역의 2개 주파수를 동시 운용하는 이중주파수 스캔 방식을 적용할 수 있도록 설계하였다. 제작된 파형발생수신모듈은 우주환경을 고려하여 방사성 내성이 고려된 RTG4 FPGA를 적용하였으며, 병렬 직접합성방식(PDDS)을 적용하여 메모리 맵 방식 대비 작은 메모리 용량으로 첩 신호를 생성할 수 있도록 구현하였다. 시험결과 주파수 순도가 높은 첩 파형을 안정적으로 생성하였으며, 수신 신호에 대해 디지털 하향 변환 후 확인 결과 목표한 IRF (Impulse Response Function) 성능을 확인할 수 있었다.

• 한국ITS학회 논문지
• /
• 제21권5호
• /
• pp.162-170
• /
• 2022

본 논문에서는 256 능동위상배열 기반의 연직바람 관측장비(RWP)의 송수신 채널의 크기 및 위상을 보정하는 방법등이 논의된다. 별도의 모듈 추가 없이 송수신 전단기 및 송수신 전환기에 커플러 및 스위치를 사용하여 송신 및 수신 보정 경로를 확보하였고, Gain 및 Phase Detector를 사용하여 256 송수신 채널의 크기 및 위상을 독립적으로 보정하였다. 보정된 256 능동위상배열 안테나는 근접전계 시험을 통해 5개의 빔 (연직, 동, 서, 남, 북)의 빔폭 및 사이드 로브가 시뮬레이션 계산 값과 일치함을 확인하였다. 제안된 보정방법은 실외 환경에서 운용되는 능동위상배열 기반의 시스템에 용이하게 적용이 가능하다.

• 한국인터넷방송통신학회논문지
• /
• 제23권5호
• /
• pp.131-138
• /
• 2023

본 논문에서는 수 km이하의 이동 기지국에 활용할 수 있는 대기공간 광통신(Free Space Optic) 장치를 제작하고 그 특성을 알아보았다. 대기전송으로 인한 손실을 극복하고자 23dBm 이상의 출력을 갖는 광섬유증폭기(EDFA)를 사용하였다. 레이저 빔의 집속도를 높이고 소형화하기 위하여 광학렌즈를 제작하였으며, 1.5 ~1.8[mrad] 범위내에서 빔 발산각(divergence)을 갖도록 송신렌즈를 설계하였다. 송수신부의 장비간의 효과적인 자동정렬과 포인팅 에러를 줄이기 위하여 PAN/TILT를 제어하는 PT 모듈을 제작하였다. 본 연구에서는 일정한 수준이상으로 전송품질을 유지하기 위하여 Reed-Solomon(RS) 코드를 사용하였다. 가시도 300m의 기후 상황에서 300m 대기공간 거리를 통신이 가능하도록 제작하였다. 성능측정을 위하여 비트에러 측정기와 아이패턴 분석기를 이용하여 측정하였으며 2.5Gbps 이상에서 10^-9 BER을 유지할 수 있음을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.93-100
• /
• 2009

본 논문에서는 전하 펌프(charge pimp) 방식의 전압 더블러(voltage doubler) 구조를 이용한 4채널 DC-DC 컨버터 개발을 소개한다. 무선 통신 트랜시버 내부에 위치하는 FEM(Front End Module)에서의 사용을 목표로 연구 개발 중인 정전 용량형 SP4T RF MEMS 스위치 구동용 DC-DC 컨버터를 개발하였다. 소비 전력이 적으며 작은 면적을 차지하는 전하 펌프 구조와 10MHz 스위칭 주파수를 이용하여 3.3V에서 $11.3{\pm}0.1V$, $12.4{\pm}0.1V$, $14.1{\pm}0.2V$로 승압한다. 전압 레벨 변환기(Voltage level shifter)를 이용하여 DC-DC 컨버터의 출력을 3.3V 신호로 선택적으로 온오프(on/off) 할 수 있으며 정전 용량형 MEMS 기기에 선택적으로 전달할 수 있도록 구현하였다. 칩 외부에 수동 소자를 추가하지 않고 칩 내부에 CMOS 공정 중에 제작된 저항과 커패시터만으로 원하는 출력을 낼 수 있도록 설계하였다. 전체 칩의 크기는 패드를 포함하여 $2.8{\times}2.1mm^2$이며 소비 전력은 7.52mW, 7.82mW, 8.61mW이다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.58-63
• /
• 2013

본 논문에서는 광채널을 이용한 디스플레이포트 송수신 구조를 제안한다. 디스플레이포트의 전기적 채널을 광 채널로 바꾸어 장거리에서 고속 데이터 전송을 할 수 있는 메인 채널과, 광통신을 사용해 양방향 보조 채널을 구성하기 위한 구조를 제안하고 구현하였다. 더 나아가 보조채널을 이용하여 HPD 신호를 전송하는 방법을 제안하였으며, 이는 HPD 신호전송에 독립적으로 하나의 광 채널을 할당하여 사용하는 방법을 개선한 것이다. 광통신에 사용되는 전력을 최소화를 목적으로 메인링크에 사용되는 광송신부 전원을 제어하는 방법을 제안하고, 이를 적용하는 방법과 개선 할 수 있는 방법도 제시하였다. 설계된 시스템은 Verilog HDL로 설계 되었으며, 보조채널 송 수신기의 제어회로는 FPGA을 사용하여 합성한 결과 651개의 ALUTs와 511개의 registers를 사용하였으며, 324개의 Block Memory bits를 사용하였다. 최대 동작 속도는 250MHz이다. 제안한 전원제어를 적용하면 절전모드 동작 시, 메인 링크 송신 광모듈에서 740mW의 전원소비를 감소시킬 수 있다.