• 한국전자통신학회논문지
• /
• 제12권6호
• /
• pp.1009-1018
• /
• 2017

우리는 한국우주전파관측망(: Korea VLBI Network: KVN)에 적용 가능한 새로운 디지털 샘플러를 개발하였다. 이 샘플러는 1024MHz 샘플링으로 2bits/sample의 성능을 가지고 있다. 입력 기준 주파수 Clock은 1PPS(: Pulse per second)와 10MHz를 사용하며, 1PPS 신호에 동기되어 UTC(: Universal Time Coordinated) 시각정보가 출력된다. 샘플링된 데이터 출력은 시각정보를 포함한 VSI(: VLBI Standard Interface)규격을 채택하고 있다. 개발된 샘플러의 성능을 검증하기 위하여, KVN 울산전파천문대에 설치하여 우주 전파 관측 시험을 수행하였다. 관측시험 결과, 안정적인 성능을 보여 주었다. 본 논문에서는 새로 개발된 샘플러와 관측 시험 결과를 발표하고자 한다.

• 한국컴퓨터정보학회논문지
• /
• 제18권2호
• /
• pp.31-39
• /
• 2013

본 논문에서는 멀티코어 프로세서에서 단일 실시간 병렬 작업의 데드라인을 만족하면서 전력 소모량의 확률적 기대 값을 최소화하는 스케쥴링 기법을 제안하였다. 제안된 기법에서는 단일 작업을 여러 개의 코어들 상에서 동시에 수행하는 병렬 처리 기법을 적용하였고, 전체 코어들 중에서 일부의 코어들만을 사용하고 나머지 코어들의 전원을 소등하여 전력 소모량을 줄였다. 또한 한정된 개수의 이산적 클락 주파수 값들을 가지는 DVFS 기반 멀티코어 프로세서에 대해서, 확률적 계산량 모델을 가진 실시간 병렬 작업의 데드라인을 만족하면서 전력 소모량의 확률적 기대 값을 최소화함을 수학적으로 증명하였다. 성능평가 실험에서, 제안된 기법이 기존 방법의 전력소모량을 최대 81%까지 감소시킴을 확인하였다.

• 한국정보통신학회논문지
• /
• 제1권2호
• /
• pp.145-158
• /
• 1997

멀티미디어 동기화는 분산 멀티미디어 환경에서 주어진 시간내에 멀티미디어 데이터를 네트워크를 통해 동기식으로 전송하여 연속적인 멀티미디어 프리젠테이션을 보장하는데 필요한 기법이다. 본 논문은 멀티미디어 응용의 서비스 품질 및 특성을 이용하여 지연에 민감한 멀티미디어 데이터를 서비스 품질의 저하없이 동기식으로 전송 및 출력할 수 있도록 하는 미디어 간 및 미디어 내 동기화 기법을 제안한다. 제안된 기법에서는 네트워크 지연 변동으로 인하여 미디어 데이터의 전송 시간을 예측할 수 없고 지역 및 원격 시스템 사이에 동기화를 위한 전역 클럭을 이용할 수 없는 환경에서 스큐와 지터로 인한 비동기 현상을 방지하기 위해 논리 시간 시스템, 동적 버퍼 관리 기법, 동기화 구간의 조정 기법을 적용하였다. 특히, 최대 전송 지연허용 시간, 최대 패킷 손실률 등과 같은 프리젠테이션 품질을 이용하여 네트워크 지연 변동을 흡수할 수 있고 동기화에 필요한 버퍼 요구량을 줄일 수 있는 방안을 제시하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• Journal of Astronomy and Space Sciences
• /
• 제26권4호
• /
• pp.451-466
• /
• 2009

서브스톰(substorm)은 일반적으로 IMF가 남쪽 방향(이하 southward IMF)일 때 발생하기 쉽지만 IMF가 북쪽 방향(이하 northward IMF)일 때도 발생한다. 이 연구에서는 northward IMF 상태일 때 발생하는 서브스톰의 특성을 규명하기 위해 2000년 5월부터 2002년까지의 기간에 발생한 서브스톰을 다루었다. 특히 northward IMF 기간 중 두 번 혹은 그 이상의 서브스톰이 연이어서 발생한 경우에 대한 총 53건의 서브스톰을 선정하였다. 이렇게 선정된 서브스톱에 대해 그 해당 IMF와 태양풍의 통계적 조건을 조사하였다. 또한 자기폭풍(magnetic storm)과의 연관성을 알아보고자 Sym-H의 변화를 조사하였다. 정지궤도에서 자기장의 쌍극자화(magnetic dipolarization) 정도와 고 에너지 입자 발생(energetic particle injection) 강도에 대해서도 조사 하였다. 서브스톰이 발생할 수 있는 에너지 유입의 근원을 알아보기 위해 IMF clock angle를 조사하였다. 이와 같은 조사를 통해 다음과 같은 결과를 얻었다. (1) northward IMF 서브스톰은 태양풍 물리량들이 보편적으로 알려진 평균 값을 가질 때 가장 높은 발생 빈도를 보였다. northward IMF로 바뀐 후 첫 번째로 발생된 서브스톰의 87%, 그 이후의 서브스톰들의 62%가 northward IMF 상태가 지속 된지 두 시간 이내에 발생 하였다. 이것은 곧 2 시간 이상 northward IMF 상태가 지속된 후에도 발생하는 서브스톰이 종종 존재한다는 것을 시사한다. (2) 대부분의 경우 자기폭풍과 독립된 서브스톰 이였으나, 자기폭풍 기간에 발생한 서브스톰의 경우에는 그렇지 않은 서브스톰들과 비교 하였을 때, 그 해당 IMF와 태양풍의 물리량들이 다소 높은 평균 값을 보였다. (3) 약 55%의 서브스톰은 낮지역의 자기장 재결합(dayside reconnection)이 가능 할 정도의 IMF clock angle을 갖는 상태이지만, 나머지 45%의 서브스톰의 경우는 그렇지 않은 것으로 나타났다. 따라서 이런 경우 낮지역 자기장 재결합 이외의 다른 방법에 의한 에너지 유입이 이루어 져야 할 것으로 본다. (4) 또한 많은 경우 정지궤도에서의 자기장의 쌍극자화 정도와 고 에너지 입자 발생 정도가 대체로 약한 것을 확인하였다. 하지만, 일부 이벤트에서는 강한 자기장 쌍극자화와 고 에너지 입자 발생이 나타났다.

• 한국산학기술학회논문지
• /
• 제11권3호
• /
• pp.896-905
• /
• 2010

유비쿼터스 센서 네트워크 환경은 다양한 이기종의 센서와 센서들 상호간의 통신을 통해 데이터를 수집하고 제공하여 물리공간의 지능화된 환경을 제공한다. 이러한 상태감지를 위한 센서노드들은 싱크노드와 센서노드로 구성되는데 이기종 센서 노드들간의 시간동기화를 고려하지 않고 전체 센서네트워크의 시간 동기화가 불가능 하게 된다는 문제점이 발생한다. 이러한 이기종 센서노드들간의 시간동기화 문제를 해결하기 위해서 본 논문에서는 싱크노드 아래의 센서노드들 중 싱크노드와 클럭소스가 같은 센서노드를 시간동기 마스터로 설정하고, 싱크노드와 다른 클럭소스를 가지는 센서노드를 마스터 아래에 속하는 시간동기 슬레이브로 설정하여 시간동기 마스터가 동작을 개시 할 때에만 시간동기 슬레이브 노드들이 동작하도록 하는 마스터 슬레이브 시간동기화 기법을 제안한다. 제안하는 마스터-슬레이브 토폴로지 기반 시간 동기화 기법은 센서의 설치가 용이하지 않은 USN환경에서 최대 슬립타임을 유지함으로써 센서의 전력소모를 최소화 할 수 있다.

• 대한토목학회논문집
• /
• 제33권6호
• /
• pp.2601-2610
• /
• 2013

정밀단독측위(PPP)의 정확도에 영향을 주는 주요변수는 위성궤도력의 정확도, 위성시계오차, 관측자 환경에 종속된 오차(전리층 및 대기층 지연, multipath, tides 등) 및 이들과 관련한 모호정수의 해석 문제 등이다. 따라서 정밀단독측위의 정확도를 향상시키기 위해서는 여러 주파수의 GNSS 관측 자료에 정밀한 위성궤도 및 시계 보정정보와 관측자에 종속된 보정정보를 적용하여 전리층지연 및 모호정수를 실시간 해석해야 한다. 현재, 지역 및 광역 실시간 GNSS 관측망으로 부터 정밀 보정정보를 제공하는 여러 해석센터가 있다. 본 연구는 지역 또는 광역 GNSS 관측망의 해석센터들로부터 산출된 RTCM 보정정보를 NTRIP으로 수신하여 실시간으로 검사점에 개별 및 조합 적용하고 표준단독측위(SPP) 및 다양한 보정정보의 적용에 따른 정밀단독측위의 정확도를 시간대별로 비교 분석하여 GNSS위성에 의한 실시간 절대측위의 정확도를 검토하였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권1호
• /
• pp.1-9
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).

• Journal of Astronomy and Space Sciences
• /
• 제28권1호
• /
• pp.55-62
• /
• 2011

The precise orbit determination (POD) of low earth orbiter (LEO) has complied with its required positioning accuracy by the double-differencing of observations between International GNSS Service (IGS) and LEO to eliminate the common clock error of the global positioning system (GPS) satellites and receiver. Using this method, we also have achieved the 1 m positioning accuracy of Korea Multi-Purpose Satellite (KOMPSAT)-2. However double-differencing POD has huge load of processing the global network of lots of ground stations because LEO turns around the Earth with rapid velocity. And both the centimeter accuracy and the near real time (NRT) processing have been needed in the LEO POD applications--atmospheric sounding or urgent image processing--as well as the surveying. An alternative to differential GPS for high accuracy NRT POD is precise point positioning (PPP) to use measurements from one satellite receiver only, to replace the broadcast navigation message with precise post processed values from IGS, and to have phase measurements of dual frequency GPS receiver. PPP can obtain positioning accuracy comparable to that of differential positioning. KOMPSAT-5 has a precise dual frequency GPS flight receiver (integrated GPS and occultation receiver, IGOR) to satisfy the accuracy requirements of 20 cm positioning accuracy for highly precise synthetic aperture radar image processing and to collect GPS radio occultation measurements for atmospheric sounding. In this paper we obtained about 3-5 cm positioning accuracies using the real GPS data of the Gravity Recover and Climate Experiment (GRACE) satellites loaded the Blackjack receiver, a predecessor of IGOR. And it is important to reduce the latency of orbit determination processing in the NRT POD. This latency is determined as the volume of GPS measurements. Thus changing the sampling intervals, we show their latency to able to reduce without the precision degradation as the assessment of their precision.

• 전자공학회논문지SC
• /
• 제46권1호
• /
• pp.76-81
• /
• 2009

본 논문에서는 새로운 방법의 채널 시간 공유 Subranging ADC를 제안한다. 기존 Subranging ADC의 경우, 상위 비교기 블록과 하위 비교기 블록이 각각 존재 하여 면적과 파워소비가 단점을 지니고 있다. 제안하는 Subrangin ADC는 기존 Subranging ADC와 비슷하나 가장 큰 특징은 하위 ADC의 비교기가 존재하지 않는다. 하위 ADC의 비교기가 존재하지 않는 대신에 Control Switch(CS)를 사용하여 상위 ADC의 비교기를 시간차이를 두고 공유하는 형식을 보여주고 있다. 제안하는 ADC는 하위단의 비교기 블록을 제거하고 상위단의 비교기 블록과 공유하므로 기존 Subranging ADC보다 컴페레이터 숫자를 반으로 줄이며 따라서 칩 전체 면적을 40% 가량 줄인다. 동작 특성을 확인하기 위하여 $0.18{\mu}m$ 1P6M Technology 이용하여 제안된 방법으로 8bit ADC를 설계하였다. 시뮬레이션 결과, 전원전압 1.8V에서 8bit 80MS/s 특성 그리고 10mW의 낮은 전력 소모의 특성을 나타내었다.