• Title/Summary/Keyword: time clock

검색결과 819건 처리시간 0.037초

Low-Power-Adaptive MC-CDMA Receiver Architecture

  • Hasan, Mohd.;Arslan, Tughrul;Thompson, John S.
    • ETRI Journal
    • /
    • 제29권1호
    • /
    • pp.79-88
    • /
    • 2007
  • This paper proposes a novel concept of adjusting the hardware size in a multi-carrier code division multiple access (MC-CDMA) receiver in real time as per the channel parameters such as delay spread, signal-to-noise ratio, transmission rate, and Doppler frequency. The fast Fourier transform (FFT) or inverse FFT (IFFT) size in orthogonal frequency division multiplexing (OFDM)/MC-CDMA transceivers varies from 1024 points to 16 points. Two low-power reconfigurable radix-4 256-point FFT processor architectures are proposed that can also be dynamically configured as 64-point and 16-point as per the channel parameters to prove the concept. By tailoring the clock of the higher FFT stages for longer FFTs and switching to shorter FFTs from longer FFTs, significant power saving is achieved. In addition, two 256 sub-carrier MC-CDMA receiver architectures are proposed which can also be configured for 64 sub-carriers in real time to prove the feasibility of the concept over the whole receiver.

  • PDF

A VLSI Implementation of Color Gamut Mapping Method for Real-Time Display Quality Enhancement

  • Han Dongil
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
    • /
    • pp.122-127
    • /
    • 2004
  • The color gamut mapping method that is used for enhancing the color reproduction quality between PC monitor and printer devices is adopted for display quality enhancement. The high definition display devices operate at the clock speed of around $70\;MHz\;\sim\;150\;MHz$ and permit several nano seconds for real-time processing. Thus, the concept of three-dimensional reduced resolution look-up table is used. The required hardware can be greatly reduced by look-up table resolution adjustment. The proposed hardware architecture is successfully implemented in ASIC and also successfully adopted in display quality enhancement purposes.

  • PDF

무작위와 체계적인 것에 의한 지터를 제어하는 지연고정루프 (A Random and Systematic Jitter Suppressed DLL)

  • 안성진;최영식;최혁환
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 춘계학술대회
    • /
    • pp.693-695
    • /
    • 2016
  • 무작위와 체계적인 것에 의한 지터를 제어하는 지연고정 루프가 소개 되었다. AC는 연속적인 지연단의 지연 시간을 평균화 하고 모든 지연 단의 지연시간을 동일하게 한다. 지연위상고정을 기반으로한 0.18um CMOS공정으로 제작된 클럭 발생기의 측정결과는 13.4ps rms 지터 크기를 보였다.

  • PDF

GPS 시간 정보를 이용한 불법 침입 탐지시스템 구현 (Implementation of Illegal IDS(Intrusion detection system) Using GPS Time Information)

  • 김관형;성기택
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.689-690
    • /
    • 2011
  • 본 논문에서는 무선 센서네트워크 환경에 적용할 수 있는 불법 침입자를 감지하는 시스템으로 GPS의 위성시간과 단말기 노드 내부의 암호화 동기 시간 설정 알고리즘을 혼합하여 시간 중심의 암호화 인증시스템을 설계하여 불법적인 외부노드의 침입을 탐지하는 방법을 제안하고자 한다. 본 논문에서는 GPS의 시간 정보와 RTC(Real Time Clock) 칩과 동기화 하여 시간 정보를 실내에서도 사용할 수 있으며, 마이크로프로세서 내부 타이머 설정 시간 등을 고려하여 다중화된 시간 정보를 이용하여 보다 높은 수준의 침입 감지 시스템을 개발하여 효율성을 제시하고자 한다.

  • PDF

실시간 객체 지향 모델을 지원하기 이한 정형 명세 (Formal Specification for Real-Time Object-Oriented Model)

  • 정유성;최수진;강인혜;양승민
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (1)
    • /
    • pp.563-565
    • /
    • 1999
  • 실시간 시스템은 응용분야의 특성상 높은 신뢰성을 요구하므로 설계시 시스템의 정확성과 안전성을 보장하는 것은 매우 중요하다. 신뢰성 보장을 위한 방법으로 정형기법(formal method)을 이용한 명세 방법이 연구되어 왔다. 정형적인 명세를 사용하는 경우 원하는 시스템의 특성에 대한 검증이 가능하며 자연어로 명세한 경우보다 모호함이 줄어들어 의사소통을 하는데 있어서 명확성을 제공한다. 그러나 이런 장점에도 불구하고 객체 지향 개발 방법론에서의 정형적인 명세에 관한 연구가 미흡하다. 본 논문에서는 객체 지향적 모델을 기반으로 하는 실시간 시스템을 위한 정형명세 언어인 Timed State Chart(TSC)를 제안한다. TSC는 Statecharts와 같은 계층적 상태 기계 모델(state machine model)로서 다양한 시간 제약사항의 명세를 위해 클릭 변수(clock variable)를 도입하여 실시간 객체(Real-Time Object 또는 RTO)를 명세한다. TSC를 이용하여 기존의 연구에서 표현할 수 없었던 주가와 마감시간과 같은 실시간 시스템의 다양한 요구사항을 효과적으로 표현할 수 있다.

  • PDF

타이밍 클릭 복원 회로에 사용된 PLL의 최적 파라미터 결정 (Optimum Parameter Determination of PLL Used in Timing Clock Recovery Circuit)

  • 류흥균;안수길
    • 대한전자공학회논문지
    • /
    • 제24권3호
    • /
    • pp.376-380
    • /
    • 1987
  • The closed-loop transfer function of 2-nd order PLL (phase-looked loop)of which loop filter has active-lag 1-st order is found. Considering the three criteria of system performance: the transient response time of the circuit, noise bandwidth by the linear analysis and stability which uses root-locus method, the optimum value of damping factor is 1.0 and the natural frequency which depends upon the signal frequency can be determined after consideration of the trade-off relationship between the transient response time and the noise bandwidth.

  • PDF

동기식 통신망에서 발생되는 위상시간에러의 컴퓨터 시뮬레이션에 관한 연구 (A Study on the Computer Simulation of Phase Time Error of Synchronous Network)

  • 임범종;이두복;최승국;김장복
    • 한국통신학회논문지
    • /
    • 제19권11호
    • /
    • pp.2160-2169
    • /
    • 1994
  • 동기식통신망의 클럭들에서 발생되는 위상시간에러(phase time error)의 성분은 주로 플리커잡음(flicker noise)및 랜덤워크잡음(random-walk noise)이다. 본 논문에서는 먼저 주파수 안정도에 대한 측정표준을 설명하였다. 그리고 백색잡음으로부터 플리커잡음 및 랜덤워크잡음을 디지털 컴퓨터상에서 생성시킬 수 있는 알고리즘을 소개하였는데, 특히 플리커잡음에 대해서는 단수(stage number) N, 시정수비(time constant ratio) K와 플리커잡음생성대역폭의 관계를 예를 들어 규명하였다. 동기식망에서 발생되는 위상시간에러를 실제 측정한 결과에 따라서 이 알고리즘을 이용하여 컴퓨터로 클럭의 위상시간에러를 시뮬레이션하였다.

  • PDF

ARM920T의 Real-Time 제어적용을 위한 성능 측정 및 비교 (The Performance Measurement and Comparison for Real-Time Control Application of ARM920T)

  • 김택기;박상혁;임재식;이영일
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.59-60
    • /
    • 2008
  • 본 논문에서는 ARM 프로세서의 제어기 구현 성능을 Firmware 환경 및 임베디드 OS 환경에서 실험, 조사하였다. 이산형 PID 제어기를 S3C2410 칩을 사용하여 구현하였고 Cache 사용여부, 클럭주파수 등의 벽화에 따라 테스트를 시행하면서 성능을 비교 분석하였다. WinCE 환경에서 실시간 제어기를 구현하기 위한 방법을 제안하고 ARM을 사용한 PID 제어기의 최대 샘플링 주파수를 실험을 통해서 밝혔다.

  • PDF

연속-시간 펄스-폭-변조 ADC를 위한 LUT 기반 데시메이션 필터 설계 (Design of LUT-Based Decimation Filter for Continuous-Time PWM ADC)

  • 심재훈
    • 전기전자학회논문지
    • /
    • 제23권2호
    • /
    • pp.461-468
    • /
    • 2019
  • 연속-시간 델타-시그마 ADC는 별도의 안티-엘리아싱 필터가 필요하지 않고, 이산-시간 델타-시그마 ADC에 비해 적은 전력 소모로 넓은 대역폭의 신호를 처리할 수 있는 등 여러 가지 장점을 가지고 있다. 그러나 델타-시그마 ADC의 특성상 높은 주파수의 클럭으로 신호를 샘플링 하여야 하기 때문에, 이를 낮은 데이터 레이트의 고해상도 디지털 신호로 에일리어싱 없이 낮춰 주기 위한 데시메이션 필터가 복잡하고 고속으로 동작해야 한다. 이 논문에서는 연속-시간 델타-시그마 ADC에 펄스-폭-변조를 적용한 구조를 제안하고 이 구조를 이용함으로써 데시메이션 필터를 룩업 테이블을 이용하여 간단하게 구현할 수 있음을 보인다.

New and Improved Time-selective Self-triggering Water Sampler: AUTTLE

  • Jin, Jae-Youll;Hwang, Kuen-Choon;Park, Jin-Soon;Eo, Young-Sang;Kim, Seong-Eun;Yum, Ki-Dai;Oh, Jae-Kyung
    • Ocean and Polar Research
    • /
    • 제22권2호
    • /
    • pp.57-67
    • /
    • 2000
  • Time-selective self-triggering water sampler, AUTTLE developed by Jin et al. (1999) has been improved in order to prevent pre-deposition of suspended sediments (SS) before sampling. By using two solenoids, the improved sampler is able to be moored or deployed with inclination. Its position is changed to horizontal position by activating the first solenoid, and then the endcaps of the sampling bottle are closed by the second solenoid that is driven three times to minimize possible failure of sampling. An external control unit for setting sampling time has been also constructed. Additionally, the electric circuit housing of the sampler has been modified to be detached from the sampling bottle when operating manually. Its performance has been confirmed through flume tests and a field experiment. It will serve as a valuable tool in the various fields of oceanography and environmental engineering, especially where seawater sampling synchronized at several sites and/or the information in storm period is important.

  • PDF