Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

Design of LUT-Based Decimation Filter for Continuous-Time PWM ADC

연속-시간 펄스-폭-변조 ADC를 위한 LUT 기반 데시메이션 필터 설계

  • Shim, Jae Hoon (School of Electronics Engineering, Kyungpook National University)
  • Received : 2019.06.06
  • Accepted : 2019.06.18
  • Published : 2019.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

A continuous-time Delta-Sigma ADC has various benefits; it does not require an explicit anti-aliasing filter, and it is able to handle wider-band signals with less power consumption in comparison with a discrete-time Delta-Sigma ADC. However, it inherently needs to sample the signal with a high-speed clock, necessitating a complex decimation filter that operates at high speed in order to convert the modulator output to a low-rate high-resolution digital signals without causing aliasing. This paper proposes a continuous-time Delta-Sigma ADC architecture that employs pulse-width modulation and shows that the proposed architecture lends itself to a simpler implementation of the decimation filter using a lookup table.

연속-시간 델타-시그마 ADC는 별도의 안티-엘리아싱 필터가 필요하지 않고, 이산-시간 델타-시그마 ADC에 비해 적은 전력 소모로 넓은 대역폭의 신호를 처리할 수 있는 등 여러 가지 장점을 가지고 있다. 그러나 델타-시그마 ADC의 특성상 높은 주파수의 클럭으로 신호를 샘플링 하여야 하기 때문에, 이를 낮은 데이터 레이트의 고해상도 디지털 신호로 에일리어싱 없이 낮춰 주기 위한 데시메이션 필터가 복잡하고 고속으로 동작해야 한다. 이 논문에서는 연속-시간 델타-시그마 ADC에 펄스-폭-변조를 적용한 구조를 제안하고 이 구조를 이용함으로써 데시메이션 필터를 룩업 테이블을 이용하여 간단하게 구현할 수 있음을 보인다.

Keywords

JGGJB@_2019_v23n2_461_f0001.png 이미지

Fig. 1. Discrete-time vs. continuous-time Delta-Sigma ADC. 그림 1. 이산-시간 및 연속-시간 델타-시그마 ADC

JGGJB@_2019_v23n2_461_f0002.png 이미지

Fig. 2. Pulse-width Modulation. 그림 2. 펄스-폭-변조

JGGJB@_2019_v23n2_461_f0003.png 이미지

Fig. 3. Analog feedback PWM. 그림 3. 아날로그 피드백 펄스-폭-변조

JGGJB@_2019_v23n2_461_f0004.png 이미지

Fig. 4. PWM vs. PDM. 그림 4. 펄스-폭-변조와 펄스-밀도-변조 비교

JGGJB@_2019_v23n2_461_f0005.png 이미지

Fig. 5. PWM-based ADC using TDC. 그림 5. 펄스-폭-변조와 TDC를 이용한 ADC

JGGJB@_2019_v23n2_461_f0006.png 이미지

Fig. 6. PWM-based CT Delta-Sigma ADC. 그림 6. 펄스-폭-변조 기반 연속-시간 델타-시그마 ADC

JGGJB@_2019_v23n2_461_f0007.png 이미지

Fig. 7. Analog 4th-order loop filter. 그림 7. 아날로그 4차 루프 필터

JGGJB@_2019_v23n2_461_f0008.png 이미지

Fig. 8. Simulated output spectrum of the 4th-order loop filter. 그림 8. 4차 루프필터의 시뮬레이션 출력 스펙트럼

JGGJB@_2019_v23n2_461_f0009.png 이미지

Fig. 9. CIC decimation filter. 그림 9. CIC 데시메이션 필터

JGGJB@_2019_v23n2_461_f0010.png 이미지

Fig. 10. 5-stage decimation filter using sinc filter. 그림 10. 다섯 단의 sinc 필터로 구성된 데시메이션 필터 구조

JGGJB@_2019_v23n2_461_f0011.png 이미지

Fig. 11. Convolution with sinc$_{32}^{3}$(z) filter. 그림 11. sinc$_{32}^{3}$(z) 필터를 이용한 합성곱 계산 과정

JGGJB@_2019_v23n2_461_f0012.png 이미지

Fig. 12. Computation of sd(n) and mi(n). 그림 12. sd(n) 및 mi(n)의 계산기 구조

JGGJB@_2019_v23n2_461_f0013.png 이미지

Fig. 13. Output spectrum of the proposed decimation filter. 그림 13. 제안한 데시메이션 필터의 출력 스펙트럼

References

  1. L. Yao, M. S. J. Steyaert, and W. Sansen, "A 1-V 140-uW 88-dB audio Sigma-Delta modulator in 90-nm CMOS," IEEE J. Solid-State Circuits, vol.39, no.11, pp.1809-1818, 2004. DOI: 10.1109/JSSC.2004.835825
  2. J. Grilo, I. Galton, K. Wang, and R. G. Montemayor, "A 12-mW ADC Delta-Sigma modulator with 80 dB of dynamic range integrated in a single-chip Bluetooth transceiver," IEEE J. Solid-State Circuits, vol.37, no.3, pp.271-278, 2002. DOI: 10.1109/4.987077
  3. S. Pavan, R. Schreier, and G. C. Temes, Understanding Delta-Sigma Data Converters, second edition, IEEE Press, Wiley, 2017.
  4. R. Schoofs, M. S. J. Steyaert, and W. M. C. Sansen, "A design-optimized continuous-time Delta-Sigma ADC for WLAN applications," IEEE J. Solid-State Circuits, vol.54, no.1, pp.209-217, 2007. DOI: 10.1109/TCSI.2006.887455
  5. R. Schreier and B. Zhang, "Delta-sigma modulators employing continuous-time circuitry," IEEE Trans. Circuits Syst. I: Fundamental Theory and Applications, vol.43, no.4, pp.324-332, 1996. DOI: 10.1109/81.488811
  6. M. Berkout, "Integrated 200-W class-D audio amplifier," IEEE J. Solid-State Circuits, vol.38, no.7, pp.1198-1206, 2003. DOI: 10.1109/JSSC.2003.813238
  7. M. Wang, X. Jiang, J. Song, T. L. Brooks, "A 120 dB dynamic range 400 mW class-D speaker driver with fourth-order PWM modulator," IEEE J. Solid-State Circuits, vol.45, no.8, pp.1427-1435, 2010. DOI: 10.1109/JSSC.2010.2047426
  8. M. Z. Straayer and M. H. Perrott, "A multi-path gated ring oscillator TDC with first-order noise shaping," IEEE J. Solid-State Circuits, vol.44, no.4, pp.1089-1098, 2009. DOI: 10.1109/JSSC.2009.2014709
  9. J. Yu, F. F. Dai, and R. C. Jaeger, "A 12-Bit vernier ring time-to-digital converter in 0.13 um CMOS Technology," IEEE J.Solid-State Circuits, vol.45, no.4, pp.830-842, 2010. DOI: 10.1109/JSSC.2010.2040306
  10. J. Daniels, W. Dehaene, M. S. J. Steyaert, and A. Wiesbauer, "A/D conversion using asynchronous Delta-Sigma modulation and time-to-digital conversion," IEEE Trans. Circuits Syst. I: Reg. Papers, vol.57, no.9, pp.2404-2412, 2010. DOI: 1109/TCSI.2010.2043169 https://doi.org/10.1109/TCSI.2010.2043169
  11. J. G. Proakis and D. G. Manolakis, Digital signal processing: principles, algorithms, and applications, third edition, Prentice-Hall Inc., 1996.