• 한국정밀공학회지
• /
• 제26권12호
• /
• pp.23-31
• /
• 2009

• 한국정밀공학회지
• /
• 제26권12호
• /
• pp.32-40
• /
• 2009

• 한국정밀공학회지
• /
• 제26권12호
• /
• pp.41-46
• /
• 2009

• 한국정밀공학회지
• /
• 제27권10호
• /
• pp.40-44
• /
• 2010

Laser drilling is an enabling technology for Through Silicon Via (TSV) interconnect applications. Recent advances in picoseconds laser drilling of blind, micron sized vias in silicon is presented here highlighting some of the attractive features of this approach such as excellent sidewall quality. In this study, we dealt with comparison of heat affection around drilled hole between a picosecond laser and a nanosecond laser process under the UV wavelength. Points which special attention should be paid are that picosecond laser process lowered experimentally recast layer, surface debris and micro-crack around hole in comparison with nanosecond laser process. These finding suggests that laser TSV process has possibility to drill under $10{\mu}m$ via. Finally, the laser drilling platform was constructed successfully.

• ETRI Journal
• /
• 제41권3호
• /
• pp.396-407
• /
• 2019

Laser-assisted bonding (LAB) is an advanced technology in which a homogenized laser beam is selectively applied to a chip. Previous researches have demonstrated the feasibility of using a single-tier LAB process for 3D through-silicon via (TSV) integration with nonconductive paste (NCP), where each TSV die is bonded one at a time. A collective LAB process, where several TSV dies can be stacked simultaneously, is developed to improve the productivity while maintaining the reliability of the solder joints. A single-tier LAB process for 3D TSV integration with NCP is introduced for two different values of laser power, namely 100 W and 150 W. For the 100 W case, a maximum of three dies can be collectively stacked, whereas for the 150 W case, a total of six tiers can be simultaneously bonded. For the 100 W case, the intermetallic compound microstructure is a typical Cu-Sn phase system, whereas for the 150 W case, it is asymmetrical owing to a thermogradient across the solder joint. The collective LAB process can be realized through proper design of the bonding parameters such as laser power, time, and number of stacked dies.

• 대한금속재료학회지
• /
• 제49권5호
• /
• pp.388-394
• /
• 2011

High speed copper filling into TSV (through-silicon-via) for three dimensional stacking of Si chips was investigated. For this study, a tapered via was prepared on a Si wafer by the DRIE (deep reactive ion etching) process. The via had a diameter of 37${\mu}m$ at the via opening, and 32${\mu}m$ at the via bottom, respectively and a depth of 70${\mu}m$. $SiO_2$, Ti, and Au layers were coated as functional layers on the via wall. In order to increase the filling ratio of Cu into the via, a PPR (periodic pulse reverse) wave current was applied to the Si chip during electroplating, and a PR (pulse reverse) wave current was applied for comparison. After Cu filling, the cross sections of the vias was observed by FE-SEM (field emission scanning electron microscopy). The experimental results show that the tapered via was filled to 100% at -5.85 mA/$cm^2$ for 60 min of plating by PPR wave current. The filling ratio into the tapered via by the PPR current was 2.5 times higher than that of a straight via by PR current. The tapered via by the PPR electroplating process was confirmed to be effective to fill the TSV in a short time.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.108.1-108.1
• /
• 2014

제품의 고성능 사양을 위해 초미소 크기(Nano Size)의 구조를 갖는 제품들이 일상에서 자주 등장한다. 대표 제품은 주변에서 쉽게 접할 수 있는 전자제품의 반도체 칩이다. 반도체 칩 소자 구조는 크기를 줄이는 것 외에도 적층을 통해 소자의 집적도를 높이는 방향으로 진화를 하고 있다. 복잡한 구조로 인해 발생되는 여러 반도체 결함 중에 TSV 결함은 현재 진화하는 반도체 칩의 구조를 대변하는 대표 결함이다. 이 결함을 효율적으로 검출하고 다루기 위해서는 초미소 크기(Nano Size)의 결함을 비파괴적인 방법으로 가시화하고 분석하는 장비가 필요하다. X-ray 시스템은 이러한 요구를 해결하는 훌룡한 한 방법이다. 이 논문에서는 X-ray 시스템의 구성 및 위의 TSV 결함을 검출하고 분석하기 위한 시스템의 특징에 대해 설명을 한다. X-ray 시스템은 크게 X선을 발생시키는 X선튜브와 대상 물체를 투과한 X선을 영상화하는 디텍터, 대상물체의 영상화를 위해 물체를 적절하게 구동시키는 이동장치로 구성되어 있다. 초미소크기(Nano Size)의 결함 검출을 위해서는 X선 튜브, 디텍터, 이동장치에 요구되는 사양의 복잡도, 정밀도는 이러한 시스템의 개발을 어렵게 만든다. 이 논문에서는 이러한 시스템을 개발 시에 시스템 핵심 요소의 특징을 분석한다.

• 마이크로전자및패키징학회지
• /
• 제16권1호
• /
• pp.45-50
• /
• 2009

레이저를 이용 실리콘 관통형 접속기술인 TSV(Through-Silicon-Via)를 형성할 경우 Debris(파편물) 및 Particle이 발생되므로 이를 제거하기 위한 세정공정을 연구하였다. 계면활성제를 이용한 화학적 세정과 Brush를 이용한 물리적 세정을 검토하기 위하여 세정기를 제작하고 8인치 CMOS Image Sensor wafer에 직경 $30{\mu}m$, 깊이 $100{\mu}m$를 갖는 Via를 제작하여 두 가지의 세정방법을 연구하였다. 세정액은 DI Water와 계면활성제의 혼합비 2:1에서 Debris 범위가 $73{\mu}m^2$로 희석비가 낮을수록 세정력이 우수하였다. 레이저의 주파수와 속도변위에 따른 가공 조건 변화에는 Debris 분포차가 5% 미만으로 세정력에는 영향이 없었다. Brush를 이용하여 Debris를 제거하는 실험에서 Strip $1000{\sim}3000rpm$, Rinse $50{\sim}3000rpm$, Brush $200{\sim}300rpm$ 으로 증가시켜 세정하였을 때 Crack이나 손상 없이 Debris의 분포가 감소하였다. 따라서 화학적 세정과 물리적 세정으로 Debris를 제거할 수 있다.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.11-19
• /
• 2023

최근 Chat GPT와 같은 인공지능 (Artificial Intelligence, AI) 기술의 급격한 발전에 따라 AI 반도체의 중요성이 강조되고 있다. AI 기술은 빅데이터 처리, 딥 러닝, 알고리즘 등의 요구사항으로 인해 대용량 데이터를 빠르게 처리할 수 있는 능력을 필요로 한다. 그러나 AI 반도체는 대규모 데이터를 처리하는 과정에서 과도한 전력 소비와 데이터 병목현상 문제가 발생한다. 반도체 전공정의 초미세공정이 물리적 한계에 도달함에 따라, AI 반도체의 연산을 위한 최신 패키징 기술이 요구되는 추세이다. 본 고에서는 AI 반도체에 적용가능한 인터포저, TSV, 범핑, Chiplet, 하이브리드 본딩 패키징 기술에 대해서 기술하였다. 이러한 기술들은 AI 반도체의 전력 효율과 연산 속도를 향상시키는데 기여할 것으로 기대된다.

• 대한금속재료학회지
• /
• 제48권7호
• /
• pp.667-673
• /
• 2010

Copper filling into TSV (through-silicon-via) and reduction of the filling time for the three dimensional chip stacking were investigated in this study. A Si wafer with straight vias - $30\;{\mu}m$ in diameter and $60\;{\mu}m$ in depth with $200\;{\mu}m$ pitch - where the vias were drilled by DRIE (Deep Reactive Ion Etching) process, was prepared as a substrate. $SiO_2$, Ti and Au layers were coated as functional layers on the via wall. In order to reduce the time required complete the Cu filling into the TSV, the PPR (periodic pulse reverse) wave current was applied to the cathode of a Si chip during electroplating, and the PR (pulse-reverse) wave current was also applied for a comparison. The experimental results showed 100% filling rate into the TSV in one hour was achieved by the PPR electroplating process. At the interface between the Cu filling and Ti/ Au functional layers, no defect, such as a void, was found. Meanwhile, the electroplating by the PR current showed maximum 43% filling ratio into the TSV in an hour. The applied PPR wave form was confirmed to be effective to fill the TSV in a short time.