• 제어로봇시스템학회논문지
• /
• 제8권8호
• /
• pp.649-654
• /
• 2002

The essential philosophy of the QFT(Quantitative Feedback Theory) is that a suitable controller can be found by loop shaping a nominal loop transfer function such that the frequency response of this function does not violate the QFT bounds. The loop shaping synthesis involves the identification of a structure and its specialization by means of the parameter optimization. This paper presents an optimization algorithm to estimate the controller parameters from the frequency transfer function synthesis using the TLS(Total Least Squares) in the QFT loop shaping procedure. The proposed method identifies the parameter vector of the robust controller from an overdetermined linear system developed from rearranging the two dimensional system matrices and output vectors obtained from the QFT bounds. The feasibility of the suggested algorithm is illustrated with an example.

• International Journal of Control, Automation, and Systems
• /
• 제1권2호
• /
• pp.184-193
• /
• 2003

Biaffine Matrix Inequality (BMI) is known to provide the most general framework in control synthesis, but problems involving BMI's are very difficult to solve because nonconvex optimization should be solved. In the previous paper, we proposed a new solver for problems involving BMI's using Evolutionary Algorithms (EA). In this paper, we solve several control synthesis examples such as Reduced-order control, Simultaneous stabilization, Multi-objective control, $H_{\infty}$ optimal control, Maxed $H_2$ / $H_{\infty}$control design, and Robust $H_{\infty}$ control. Each of these problems is formulated as the standard BMI form, and solved by the proposed algorithm. The performance in each case is compared with those of conventional methods.

• 한국전자파학회논문지
• /
• 제26권8호
• /
• pp.758-764
• /
• 2015

본 논문에서는 2차 함수 곡선의 회전체형 도체 곡면 위에 있는 컨포멀 배열 안테나의 패턴을 EAGA(Enhanced Adaptive Genetic Algorithm)를 이용하여 합성한 내용을 보이고 있다. 다양한 곡면의 회전체 도체를 고찰하기 위해 2차 함수의 계수를 바꿔 세 가지 유형의 회전체형 곡면을 형성시켰고, 각 유형의 컨포멀 배열 안테나 패턴을 합성하였다. 패턴 합성에 소요되는 시간의 단축을 위해 3차원 컨포멀 배열 안테나의 능동 소자 패턴 대신에 2차원 평면 배열 안테나의 능동 소자 패턴을 구한 후, 이를 오일러 변환(Euler transform)시켜 이용하였다. EAGA를 이용하여 합성된 패턴의 검증을 위해 MWS(Microwave Studio)를 통해 구한 패턴과 비교하였으며, 두 패턴은 전반적으로 유사하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권6호
• /
• pp.361-368
• /
• 2002

본 논문은 세 가지 중요한 설계 기준인 테스트 용이화, 설계 면적, 및 전체 수행 시간을 동시에 고려한 새로운 데이터 경로 합성 알고리즘을 제시한다. 우리는 테스트 용이화를 위한 선행 연구들에서 제시한 세 가지 기초적 척도들에 근거하여 새로운 테스트 용이화의 우수성에 대한 척도를 정의한다. 이 척도를 이용하여, 스케쥴링과 할당의 통합된 형태의, 단계식이며 점진적 개선을 통한, 합성 알고리즘을 제시한다. 벤치마크 설계와 다른 회로의 예를 통한 실험에서, 우리는 설계 면적과 수행 시간에 대해 매우 적은 추가 부담으로, 회로의 테스트 용이화가 향상됨을 보인다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2726-2728
• /
• 2001

This paper describes an optimal synthesis method of binary neural network(BNN) for an approximation problem of a circular region using a newly proposed learning algorithm[7] Our object is to minimize the number of connections and neurons in hidden layer by using a Newly Expanded and Truncated Learning Algorithm(NETLA) for the multilayer BNN. The synthesis method in the NETLA is based on the extension principle of Expanded and Truncated Learning(ETL) and is based on Expanded Sum of Product (ESP) as one of the boolean expression techniques. And it has an ability to optimize the given BNN in the binary space without any iterative training as the conventional Error Back Propagation(EBP) algorithm[6] If all the true and false patterns are only given, the connection weights and the threshold values can be immediately determined by an optimal synthesis method of the NETLA without any tedious learning. Futhermore, the number of the required neurons in hidden layer can be reduced and the fast learning of BNN can be realized. The superiority of this NETLA to other algorithms was proved by the approximation problem of one circular region.

• 전자공학회논문지C
• /
• 제34C권3호
• /
• pp.1-10
• /
• 1997

We present an approach to high-level synthesis for a specific target architecture-partitioned bus architecture. In this approach, we have specific goals of minimizing data transfer length and number of buses in addition to common synthesis goals such as minimizing number of control steps and satisfying given resource constraint. Minimizing data transfer length and number of buses can be very important design goals in the era of deep submicron technology in which interconnection delay and area dominate total delay and area of the chip to be designed. in partitioned bus architecture, to get optimal solution satisfying all the goals, partitioning of operation nodes among segments and ordering of segments as well as scheduling and allocation/binding must be considered concurrently. Those additional goals may impose much more complexity on the existing high-level synthesis problem. To cope with this increased complexity and get reasonable results, we have employed two ideas in ur synthesis approach-extension of the target architecture to alleviate bus requirement for data transfer and adoption of genetic algorithm as a principal methodology for design space exploration. Experimental results show that our approach is a promising high-level synthesis mehtodology for partitioned bus architecture.

• 한국인터넷방송통신학회논문지
• /
• 제20권3호
• /
• pp.181-187
• /
• 2020

본 논문에서는 고성능 차량용 SoC 설계자동화를 위한 상위수준 합성과정에서의 레지스터 할당 알고리즘과 자원 할당 알고리즘을 제안한다. 상위수준 합성에서 가장 중요한 연산자의 특성과 데이터패스의 구조를 분석하고, 멀티사이클 연산의 스케줄링 시 가상연산자 개념을 도입함으로써, 멀티사이클 연산을 구현하는 연산자의 유형에 관계없이 공통으로 적용시킬 수 있는 자원할당 알고리즘을 이용하여 증명하였다. 연산자 간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선수가 최소가 될 수 있도록 기능연산자를 할당하고, 레지스터 할당 시 연결구조에 따라 가중치를 갖는 구간 그래프를 구성한다. 최소의 클러스터 분할 알고리즘을 이용하여 생성된 최대 크기의 클러스터들에 연결구조가 고려된 레지스터를 할당한다. 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서 간의 입력을 교환하는 입력 정렬 과정으로 연결구조를 최소화한다. 기술된 알고리즘의 스케줄링 성능을 평가하기 위하여, 표준벤치마크 모델인 5차 디지털 웨이브필터에 대한 스케줄링을 실행하여 제안한 알고리즘의 효용성을 입증한다.

• 한국생산제조학회지
• /
• 제18권6호
• /
• pp.576-584
• /
• 2009

Up to now, it has been said that no satisfactory computer solution has been found for synthesizing four-bar linkage based on the prescribed coupler link curve. In our study, an algorithm has been developed to improve the design synthesis of four bar linkage based on the 5 precision points method. The suggested algorithm generates the desired coupler curve by using NURBS, and then the generated curve approximates as closely as possible to the desired curve representing coupler link trajectory. Also, when comparing each generated curve by constructing the control polygon, rapid comparison is easily achieved by applying convex hull of the control polygon. Finally, an optimization process using ADS is incorporated into the algorithm based on the 5 precision point method to reduce the total optimization process time. As for examples, two four bar linkages were tested and the result well demonstrated the effectiveness of the algorithm.

• 한국전자파학회논문지
• /
• 제26권12호
• /
• pp.1031-1043
• /
• 2015

본 논문에서는 Enhanced Adaptive Genetic Algorithm(EAGA)를 이용하여 두 가지 종류의 컨포멀 배열 안테나의 패턴 합성 과정을 기술하였다. 한 종류는 2차 함수 형태의 실린더 도체 위에 배열된 $1{\times}16$ 배열 안테나이고, 다른 종류는 2차 함수 곡선의 회전체 곡면 도체 위에 배열된 18개 소자 배열 안테나이다. 패턴 합성시 각 소자의 능동 소자 패턴을 이용하였고, 특히 회전체형 배열 안테나의 경우, 합성 시간을 크게 줄이기 위해 동심원형 평면 배열 안테나의 능동 소자 패턴을 구한 뒤 이를 변환하여 사용하였다. 제안한 합성 기법의 타당성을 검증하기 위해 MATLAB 내에서 합성된 배열 안테나의 패턴과 MWS(Microwave Studio) 내에서 구현된 배열 안테나의 패턴을 비교하였으며, 또한, $1{\times}16$ 배열 안테나의 경우는 측정 패턴과 합성 패턴도 비교하였다.

• 한국음향학회지
• /
• 제22권6호
• /
• pp.496-504
• /
• 2003

본 논문에서는 유전자 알고리즘을 이용하여 빔 패턴 오차의 허용범위를 만족하는 개별소자의 허용오차를 분석하였다. 기존의 수치적 통계방법은 배열소자의 개수증가에 따라 계산량이 증가하는 문제점이 있고 이를 보완하기 위해 제안된 Monte-Carlo 방법은 낮은 정밀도와 빔 패턴 합성으로의 확장이 어렵다는 한계점을 가지고 있어 본 논문에서는 이러한 단점을 극복하기 위해 유전자 알고리즘을 이용한 소나 배열 소자의 허용오차 분석법을 제안하였다. 제안된 알고리즘을 이용하여 1차원과 2차원 배열에서 주어진 빔 패턴 오차 허용범위를 만족하는 각 소자별 허용오차 범위를 분석하였고 모의실험을 통하여 소나 배열 소자의 허용오차 범위가 타당함을 검증하였다.