• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.55-61
• /
• 2007

본 논문에서는 곱의 상관방식과 차분상관방식의 OFDM 심벌 동기타이밍방식에 있어서 멀티패스 채널 지연프로필의 각 수신지연파에서 OFDM 심벌 동기타이밍으로 검출될 확률식을 나타내 보인다. 여러 가지 지연확산의 채널들에 대해 행해본 컴퓨터시뮬레이션의 결과 상관의 동기타이밍 검출방식에서는 진폭이 가장 큰 지연파의 선두에서 동기타이밍을 취할 확률이 높게 나타나는데 대하여 차분방식에서는 언제나 제 1수신지연파의 선두에서 동기타이밍을 취할 확률이 높게 나타나는 특성을 보여준다. 이러한 결과를 통하여 본 논문에서는 채널의 지연확산 길이에 관계없이 OFDM신호의 동기타이밍을 0점과 -1점 심벌 동기타이밍을 취하는 것에서 BER의 성능차이를 보여준다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.44-48
• /
• 2001

In this paper we describe the design of symbol timing and carrier synchronization algorithms for burst receiver. The demodulator consists of digital down converter, matched filter and synchronization circuits. For symbol timing recovery we use modified Gardner algorithm. And we use decision directed method for carrier phase recovery. For the sake of performance analysis, we compare simulation results with the board implemented by FPGA which is APEX20KE series chip for Alter. The performance results show it works quite well up to the condition that a frequency offset equal to 0.1% of symbol rate.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.487-489
• /
• 2005

This paper proposes a symbol timing recovery method that is simple in structure and can provide high speed symbol synchronization. Transmitter and receiver are not synchronized in communication systems using digital modulation. Receiver should search the timing variation of transmitter continuously. The proposed timing recovery method searches sample position by comparing previous sample value with next sample value. This method can be applied to digital and optical transceivers with high data rate.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.99-108
• /
• 1999

본 논문에서는 LMDS(Local Multipoint Distributed Services) 시스템의 역방향 채널에서 TDMA(Time D Division Multiple Access) 방식으로 ATM(Asynchronous Transfer Mode) 셀을 효율적으로 전송하기 위해 전치부호를 줄일 수 있는 블록복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스댐을 제안하고. 블록복 조의 동기성능을 향상시키기 위해 새로운 반송파 동기회로를 설계하였다. 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스템은 LMDS 환경에서 ATM 셀 단위의 버스트 데이터로 반송파 위상동 기. 심별 타이밍 동기, 슬롯 타이밍 동기 등을 수행할 때 전치부호를 아주 적게 사용하므로 효율적인 프레임 전송을 얻어질 수 있도록 하고 있다. 본 논문에서 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복 조 방식 시스템을 모의설험을 통하여 분석한 결과. 페이딩 환경에서 심벌 타이멍 옹기, 주파수 오프셋, 반송 파 위상동기할 때 전치부호를 아주 적게까지 줄이더라도 좋은 성능을 발휘함을 확인할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.187-190
• /
• 1998

In this paper, a synchronization method of OFDM signals are introduced and its performance is estimated. A proposed method can perform a frame/symbol timing, carrier frequency synchronizations. Reference symbols consist of two duplicate OFDM symbols carrying signals on every sub-carriers. Performances of synchronization under 60GHz millimeter-wave indoor channels are evaluated, which were measured with frequency-sweeping method in common office buildings. A proposed method has improved performances owing to long averaging durations of synchronization metrics in frame/symbol timing, carrier frequency synchronization procedures.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.45-53
• /
• 2007

DTV수신기에서 송신신호를 완벽하게 복원하기 위해서는 채널의 영향으로 인해 파일롯의 위치가 바뀌고 위상이 틀어지는 것을 보상해주는 반송파 주파수 동기와 샘플링 클락 주파수와의 위상오차로 인해 발생하는 샘플링 타이밍 오차를 보상하는 심볼 타이밍 동기가 모두 획득되어야 한다. 심볼 타이밍 동기부는 일반적으로 다중레벨을 가지는 신호에 사용되는 가드너(Gardner)방법을 사용한다. 가드너 방법은 매 심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이다. 본 논문에서는 가드너 방법에서 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)가 수신파워레벨이 기준 파워레벨에서 크게 벗어날 경우 동기를 획득할 수 없는 문제점을 해결하기 위해 1단계로 가드너 타이밍 에러 검출기 블록 앞에 수신파워레벨을 계산하여 보정하는 블록을 추가하여 수신파워레벨을 보정한다. 2단계로 반송파 주파수동기와 심볼타이밍동기에 사용되는 PLL(Phase Locked Loop)회로의 빠른 동기 획득과 동기 획득 후 지터량을 줄이기 위하여 루프필터의 출력 값의 평균을 이용하여 옵셋량을 추정하여 추정된 옵셋의 변화율에 따라 단계적 대역폭을 가지는 적응적인 루프필터를 반송파 주파수 동기 회로와 심볼 타이밍동기 회로에 적용함으로써 최적의 동기성능을 얻는다.

• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.46-54
• /
• 2007

본 논문에서는 중첩의 차분상관방식에 의한 향상된 OFDM 신호의 심볼 동기타이밍검출 성능을 보여준다. 또한, 곱의 상관과 차분상관의 동기타이밍 검출방식에 있어서 멀티패스 채널 지연프로필의 각 수신지연파에서 심벌 동기타이밍으로 검출될 최대 검출확률을 보여준다. $70nsec{\sim}217nsec$의 지연확산 채널모델들에서 상관의 동기타이밍 검출방식에서는 진폭이 가장 큰n번째 수신지연파의 선두에서 동기타이밍을 취할 확률이 높게 나타나는데 대하여 차분방식에서는 언제나 첫 번째 수신지연파의 선두에서 동기타이밍을 취할 확률이 높게 나타나는 특성을 보여준다. 이러한 시뮬레이션의 결과는 정확한 동기타이밍의 검출이 가능함을 나타내는 것이며 중첩의 차분방식에서 eb/n0에 대해 향상된 S/N와 OFDM 신호의 동기타이밍검출성능의 결과와도 잘 부합하고 있다.

• 한국산학기술학회논문지
• /
• 제12권3호
• /
• pp.1387-1394
• /
• 2011

이 논문에서는 OFDM Modem의 심볼 타이밍 옵셋 동기화 블록에 대한 저면적 구조를 제안한다. 심볼 타이밍 동기화 블록에서의 곱셈연산을 디지털 필터 구조의 개념을 도입하여 저면적 구조를 유도하였다. 즉 곱셈연산을 CSD(Canonic Signed Digit) 방식과 CSS(Common Sub-expression Sharing) 방식의 덧셈기를 사용한 구조를 제안하였다. 제안 구조에 대한 Verilog-HDL 코딩과 합성을 통하여 $0.264mm^2$로 구현하였으며, 이는 기존 구조의 $0.723mm^2$와 비교하여 63.54%의 구현 면적 감소를 달성하였다. 따라서 제안된 구조는 OFDM 시스템의 심볼 타이밍 동기화기에 효율적으로 사용 될 수 있을 것이다.

• 한국통신학회논문지
• /
• 제32권3C호
• /
• pp.189-194
• /
• 2007

본 논문에서는 시간 동기 추정을 위한 잡음 예측이 불완전한 경우에 직교분할 주파수 다중화 (OFDM) 시스템의 시간 동기 확률을 다중 경로 레일레이 페이딩 채널 환경에서 분석한다. 시간 동기 방식은 반복되는 CAZAC 시퀀스에 대한 상관기 구조를 가지며, 심벌간 간섭을 줄이기 위한 pre-advancement 기법을 적용한다. 시스템의 성능 평가 척도로서, 다중 경로 레일레이 채널 환경에서 유도된 동기 검파 확률을 분석한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.86-89
• /
• 1999

In this paper, we propose a new architecture of the fast symbol timing synchronization system which has some shared hardware blocks in order to reduce the hardware complexity. The proposed system consists of received power detector, correlation power detector using shared complex moving adders, and 2-step peak detector. Our system has detected FFT starting point within three Symbols using first two reference symbols of the frame in wireless ATM system. The new architecture was designed and simulated using VHDL. Our proposed architecture also detects a correct symbol timing synchronization within three symbols under a multi-path fading channel.