• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.606-608
• /
• 2014

본 논문은 안드로이드 기반의 VDI(Virtual Desktop Infrastructure) 솔루션에서 리눅스 기반 SPICE-GTK VDI솔류션의 USB 리다이렉션 방법을 적용 하는 기법에 관한 연구이다. 최근에 안드로이드 기반의 디바이스들의 발전에 따른 VDI 솔루션이 많이 개발 되고 있지만, USB 리다이렉션을 지원하는 VDI솔류션은 한정적이다. 또한 사용하고자 하는 안드로이드 기반의 SPICE VDI솔루션에서는 USB 리다이렉션을 대부분 지원 하지 않는다. 따라서 본문에서는 리눅스 기반의 SPICE-GTK VDI솔류션의 USB 리다이렉션 방법을 분석하여 적용 하고자 하는 안드로이드 기반의 VDI솔루션에 적용한 기법을 제시하고자 한다. 본 논문에서 적용한 기법의 실험을 위해 리눅스 기반의 VDI서버를 이용하고, G PRO 스마트폰 디바이스에 USB 리다이렉션 적용한 VDI 클라이언트를 설치하고, USB 저장 장치를 사용하여 파일 재생을 시행한 결과 USB 리다이렉션이 되는 것을 확인 할 수 있다.

• 전자공학회논문지 IE
• /
• 제48권4호
• /
• pp.13-18
• /
• 2011

본 논문에서는 LDO 레귤레이터의 공정변화에 따른 특성변화를 1 ${\mu}m$ 20 V 고 전압 CMOS 공정을 사용하여 시뮬레이션 하였다. 공정변화에 따른 3종류의 SPICE 파라미터(문턱전압과 실효채널길이가 평균적인 Typ(typical), 평균 이하인 FF(fast), 평균 이상인 SS(slow) 파라미터)를 LDO 레귤레이터 시뮬레이션에 활용하였다. 시뮬레이션 결과,SS 파라미터 사용의 경우, 라인 레귤레이션이 3.6 mV/V, 부하 레귤레이션이 0.4 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.86 ${\mu}s$였다. 그리고 Typ 파라미터 사용의 경우, 라인 레귤레이션이 4.2 mV/V, 부하 레귤레이션이 0.44 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.62 ${\mu}s$였다. 마지막으로 FF 파라미터 사용의경우 라인 레귤레이션이 7.0 mV/V, 부하 레귤레이션이 0.56 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.27 ${\mu}s$였다. 향후, 이러한 공정변화에 따른 회로 특성의 변화를 고려한 효율적 회로설계가 필요할 것으로 사료된다.

• Preventive Nutrition and Food Science
• /
• 제6권3호
• /
• pp.152-157
• /
• 2001

Accumulated photon counts in immediate measurement after irradiation of marjoram, basil and thyme were shown to be below 625$\pm$162, 577$\pm$178 and 1261$\pm$640 Pc, respectively. The accumulated photon counts increased linearly with increasing irradiation doses up to 5 kGy and slightly increased from 5 kGy to 10 kGy. This trend was similar after storage periods. According to storage conditions, the difference of the accumulated photon counts was net clearly observed. The accumulated photon counts of irradiated spice samples decreased with increasing storage periods. The rate of decrease was higher in 5 and 10 kGy irradiated samples than that in 1 kGy, and in room conditions than that in darkroom conditions. The photon counts of the irradiated spice samples measured for 120 s were higher than those measured for 60 s. The irradiated spice samples showed higher photon counts than those of unirradiated samples in both room and darkroom conditions during all the storage periods. These results indicate that detection of irradiation was still possible after 24 weeks, although the PPSL signal of all spice samples decreased with increasing storage times.

• 전자공학회논문지T
• /
• 제36T권1호
• /
• pp.79-85
• /
• 1999

마이크로 스트립 다중 선로의 고속 디지털 펄스 신호에 대한 상호 결합 특성을 신간영역에서 등가 회로 모델을 사용하여 나타내었다. MMIC 설계시 펄스의 상승시간과 주파수 및 듀티 사이클에 따른 간섭과 누화 특성을 분석하기 위해 SPICE용 알고리즘을 개발하였고, 이 알고리즘에 희한 해석 결과를 Branin 법과 FDTD법에 의한 결과와 비교하여 일치함을 보였다. 해석은 결합 마이크로 스트립 선로의 기하학적 구조에서 펄스의 특성에 따른 전송 특성을 중심으로 나타내었다. 본 논문의 결과는 MIC 나 MMIC 회로 설계시 신호의 주파수와 결합선로의 구조적 문제를 CAD 프로그램에서 직접 해석하여 간섭 효과를 줄이는데 적용할 수 있다.

• 한국전기전자재료학회논문지
• /
• 제31권5호
• /
• pp.278-282
• /
• 2018

We propose a SPICE model of drain-induced barrier lowering (DIBL) for a junctionless cylindrical surrounding gate (JLCSG) MOSFETs. To this end, the potential distribution in the channel is obtained via the Poisson equation, and the threshold voltage model is presented for the JLCSG MOSFET. In a JLCSG nano-structured MOSFET, a channel radius affects the carrier transfer as well as the channel length and oxide thickness; therefore, DIBL should be expressed as a function of channel length, channel radius, and oxide thickness. Consequently, it can be seen that DIBLs are proportional to the power of -3 for the channel length, 2 for the channel radius, 1 for the thickness of the oxide film, and the constant of proportionality is 18.5 when the SPICE parameter, the static feedback coefficient ${\eta}$, is between 0.2 and 1.0. In particular, as the channel radius and the oxide film thickness increase, the value of ${\eta}$ remains nearly constant.

• 한국컴퓨터정보학회논문지
• /
• 제9권3호
• /
• pp.1-6
• /
• 2004

객체 모델링 기법의 그래픽 표현을 이용하여 자료의 추상화, 캡슐화, 모듈화, 계층화 할 수 있는 새로운 그래픽 정보시스템 개발 기술이 절실히 필요하다. 그래픽 자료의 추상화 방법을 개선하기 위하여 복합객체 기술로 자료의 추상화와 계층화 개념을 기반으로 모델링하였으며, 메쉬, 레이어, 세그먼트, 인스턴스 등과 같은 여러 가지 도형요소의 클래스들을 지원하는 분류화와 다중상속 관계모델을 제안한다. 객체 모델링 기법과 스파이스 참조 모델을 이용하여 간단한 그래픽 정보시스템 개발사례를 통하여 소프트웨어 개발주기와 소프트웨어 유지보수 비용을 줄일 수 있는 요구사항을 지원하는 객체 표현 방법의 데이터 모델링 기법을 비교하고 평가한다.

• 조명전기설비학회논문지
• /
• 제18권4호
• /
• pp.8-14
• /
• 2004

본 논문에서는 승압형 컨버터를 사용한 400(W) 고압나트륨 램프용 전자식 안정기 역률 보상회로를 설계하였다. 제안된 승압형 컨버터 회로에서 역률 보상 소자의 값을 이론적으로 계산하고 IsSPICE를 이용하여 시뮬레이션을 수행하였으며, 시뮬레이션 결과를 검증하기 위해 설계방법에 따라 전자식 안정기를 제작하여 실험하였다. 실험에 의한 역률 보상회로의 제반특성은 시뮬레이션 결과와 거의 일치하였다. 실험결과 출력 400(W)에서 역률 99.3(%)의 성과를 나타내었다.

• 조명전기설비학회논문지
• /
• 제18권5호
• /
• pp.27-34
• /
• 2004

본 논문에서는 half-bridge inverter를 이용하여 400[W] 고압나트륨 램프용 전자식 안정기를 설계하였다. 제안된 등가 LC 직렬 공진회로에서 인덕터와 커패시터의 값을 이론적으로 계산하고, LC 직렬 half-bridge 회로에 대한 IsSPICE 시뮬레이션을 수행하였다. 계산결과를 검증하기 위해 전자식 안정기를 설계 제작하여 실험을 수행하였다. 실험에 의한 전자식 안정기의 제반특성은 시뮬레이션 결과와 대단히 유사하였다. 실험결과 출력전압 400[W]에서 역률 99.3[%], 전류 전고조파 10.01[%], 램프효율 119[lm/W]의 좋은 성과를 나타내었다.

• 대한전자공학회논문지
• /
• 제26권6호
• /
• pp.131-139
• /
• 1989

본 논문에서는 CMOS 및 domino CMOS 의 특징과 PLA등 array logic의 특징을 동시에 살리면서 동작특성이 좋고 집적도가 높으며 테스트 생성이 쉬운 domino CMOS NOR-NOR array logic의 설계방식을 제안하였다. 이 방식은 pull-down 특성을 개선하여 기생 커패시턴트의 문제점을 해결하며 간단한 부가회로를 사용하여 회로내의 모든 고정들을 검출할 수 있도록 한 testable design 방식이다. PLA의 적항군의 개념 및 특성 행렬을 이용한 테스트 생성 알고리듬과 절차를 제안하였고 이를 PASCAL 언어로 실현하였다. 또한 SPICE 및 P-SPICE를 이용하여 본 설계방식에 대한 검증을 행하였다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.54-61
• /
• 1999

SPICE MOS 모델을 외부 다이오드를 추가하는 방식을 사용하여, 기판 분포저항을 고려한 MOS 트랜지스터의 매크로 모델 형태를 제안하였다. 본 매크로 모델을 사용하여 W=200㎛, L=0.8㎛의 NMOS 트랜지스터를 기준으로 시행한 s-파라미터의 시뮬레이션치를 s-파라미터 측정치에 fitting 하는 과정을 통해 RF 영역에 적용 가능한 모델 세트를 확보하고 RF 영역에서의 기판 저항의 분포 효과를 분석하였다. s-파라미터로부터 환산된 AC 저항 및 커패시턴스와 같은 물리적 파리미터의 시뮬레이션치를 측정치와 비교함으로써 시뮬레이션된 s-파라미터의 신빙성을 확인하였다. 10GHz 이하의 주파수 영역에 대해서는 접합 다이오드가 포함되어 있는 기존 SPICE의 MOS 모델을 그대로 사용하고 게이트 노드와 기판 노드에 적절한 lumped 저항 한 개씩을 추가하는 간단한 형태의 매크로 모델을 사용하는 것이 적절하다고 판단된다.