• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2009년도 춘계 종합학술대회 논문집
• /
• pp.23-29
• /
• 2009

Blob detection is an essential ingredient process in some computer applications such as intelligent visual surveillance. However, previous blob detection algorithms are still computationally heavy so that supporting real-time multi-channel intelligent visual surveillance in a workstation or even one-channel real-time visual surveillance in a embedded system using them turns out prohibitively difficult. In this paper, we propose a fast and precise blob detection algorithm for visual surveillance. Blob detection in visual surveillance goes through several processing steps: foreground mask extraction, foreground mask correction, and connected component labeling. Foreground mask correction necessary for a precise detection is usually accomplished using morphological operations like opening and closing. Morphological operations are computationally expensive and moreover, they are difficult to run in parallel with connected component labeling routine since they need much different processing from what connected component labeling does. In this paper, we first develop a fast and precise foreground mask correction method utilizing on neighbor pixel checking which is also employed in connected component labeling so that the developed foreground mask correction method can be incorporated into connected component labeling routine. Through experiments, it is verified that our proposed blob detection algorithm based on the foreground mask correction method developed in this paper shows better processing speed and more precise blob detection.

• International journal of advanced smart convergence
• /
• 제10권2호
• /
• pp.175-186
• /
• 2021

We have studied the speed regulation of the permanent magnet synchronous motor (PMSM) servo system in this paper. To optimize the PMSM servo system's speed-control performance with disturbances, a non-linear speed-control technique using a back-propagation neural network (BP-NN) algorithm forthe controller design of the PMSM speed loop is introduced. To solve the slow convergence speed and easy to fall into the local minimum problem of BP-NN, we develope an improved BP-NN control algorithm by limiting the range of neural network outputs of the proportional coefficient Kp, integral coefficient Ki of the controller, and add adaptive gain factor β, that is the internal gain correction ratio. Compared with the conventional PI control method, our improved BP-NN control algorithm makes the settling time faster without static error, overshoot or oscillation. Simulation comparisons have been made for our improved BP-NN control method and the conventional PI control method to verify the proposed method's effectiveness.

• 대기
• /
• 제17권4호
• /
• pp.421-433
• /
• 2007

We have investigated the seasonal characteristics of surface turbulent fluxes observed at Ieodo Ocean Research Station from 2005 to 2006. Both 10Hz and 30 minutes flux data are quality controled, and tilt correction is performed in 10Hz data before quality control. The turbulent fluxes of open sea shows clear seasonal variations, though diurnal variations are barely shown. The seasonal ratio of stable and unstable conditions are closely related to the temperature difference between sea surface and air. In stable and semi-stable condition, latent and sensible heat fluxes have very small values without any relationship with wind speed. Though friction velocity shows slightly increasing trend with wind speed, it has many outliers. In unstable condition, turbulent fluxes increased with wind speed. Especially, latent heat flux increased rapidly during DJF. The latent heat flux at high wind speeds is more scatter.

• 전력전자학회논문지
• /
• 제17권3호
• /
• pp.246-251
• /
• 2012

This paper proposes a new position compensation method for misaligned Hall-effect sensors of BLDCM(Brushless DC Motor). If the Hall-effect sensors are installed at wrong position, the exact rotor position cannot be obtained. Therefore, when the BLDCM is controlled with this wrong position, the torque ripple can be increased and the average torque also decreases. The back-EMF of BLDCM can be obtained by using the voltage equation and by multiplying the back-EMF constant and rotor speed. At a constant speed, the estimated back-EMF by using the multiplication of the back-EMF constant and rotor speed is constant, but the estimated back-EMF from the voltage equation decreases at the commutation point because the line-to-line back-EMF of two conducting phases is start to decrease at this point. Therefore, by using the difference between these two estimated back-EMFs, the commutation point of the phase current can be determined and position compensation can be carried out. The proposed position correction method doesn't require additional hardware circuit and can be easily implemented. The validity of the proposed position compensation method is verified through several experiments.

• 전력전자학회논문지
• /
• 제10권3호
• /
• pp.211-218
• /
• 2005

SRM은 간단하면서 견고한 전동기 구조. 넓은 속도범위에 걸쳐 고효율, 탁월한 제어성능 등을 가지고 있다. 그러나 SRM의 전원부에는 일반적으로 다이오드 정류기를 사용하고 정류기의 출력단에 평활용 커패시터를 사용한다. 따라서 입력전류 파형은 폭이 좁은 펄스형태의 전류를 발생하게 되며 많은 고조파의 성분을 포함하여 제어시스템의 오동작을 발생하게 되는 원인이 된다. 본 논문에서는 energy-efficient C-dump 컨버터의 입력 전원부에 승압형 컨버터를 연결하여 고조파 성분을 저감하여 역률을 개선하는 구동시스템에 관하여 연구하였다. SRM제어를 위해 저 가격의 원칩 80C196KC와 각도제어를 위해 EPROM을 이용하였다. 시뮬레이션과 실험을 통하여 제안된 시스템의 역률 개선을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.41-44
• /
• 2013

UDTV와 같이 고품질의 애플리케이션이 등장함에 따라 고속 고용량의 통신서비스가 요구되고 있다. 이를 위해 통신시스템은 데이터 처리 속도를 높이고 다양한 에러 정정기법을 사용한다. 본 논문에서는 UTP 케이블을 이용하여 1 Gbps를 전송하는 1000BASE-T에 적용되는 비터비 디코더를 구현한다. 1000BASE-T에서는 각 pair 당 125 MHz의 PAM-5로 변조된 신호가 전송되므로 이 디코더는 최소 125 MHz 이상의 속도로 동작해야 한다. 이를 위하여 파이프라인과 병렬처리를 사용하여 디코더를 FPGA에서 구현하고 로직분석기를 이용해서 125 MHz로 동작함을 확인한다. 최종적으로 비터비 디코더가 부가된 임의의 에러에 대하여 원래의 데이터를 복구하는 것도 보여준다.

• 전자통신동향분석
• /
• 제38권5호
• /
• pp.34-50
• /
• 2023

Quantum error correction is a key technology for achieving fault-tolerant quantum computation. Finding the best decoding solution to a single error syndrome pattern counteracting multiple errors is an NP-hard problem. Consequently, error decoding is one of the most expensive processes to protect the information in a logical qubit. Recent research on quantum error decoding has been focused on developing conventional and neural-network-based decoding algorithms to satisfy accuracy, speed, and scalability requirements. Although conventional decoding methods have notably improved accuracy in short codes, they face many challenges regarding speed and scalability in long codes. To overcome such problems, machine learning has been extensively applied to neural-network-based error decoding with meaningful results. Nevertheless, when using neural-network-based decoders alone, the learning cost grows exponentially with the code size. To prevent this problem, hierarchical error decoding has been devised by combining conventional and neural-network-based decoders. In addition, research on quantum error decoding is aimed at reducing the spacetime decoding cost and solving the backlog problem caused by decoding delays when using hardware-implemented decoders in cryogenic environments. We review the latest research trends in decoders for quantum error correction with high accuracy, neural-network-based quantum error decoders with high speed and scalability, and hardware-based quantum error decoders implemented in real qubit operating environments.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.48-55
• /
• 2009

본 논문에서는 차세대 100-Gb/s급 광통신 시스템을 위한 3-병렬 Reed-Solomon (RS) 디코더 기반의 고속 Forward Error Correction (FEC) 구조를 제안한다. 제안된 16채널 RS기반 FEC 구조는 4개의 신드롬 계산 블록이 1개의 Key Equation Solver (KES) 블록을 공유하는 3-병렬 4채널 RS 기반 FEC 구조 4개로 구성되어 있다. 제안하는 100-Gb/s RS 기반 FEC는 1.2V의 공급전압의 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 구현 결과 제안된 RS기반 FEC 구조는 300MHz의 동작 주파수에서 115-Gb/s 의 데이터 처리율을 가지며, 기존의 RS 기반 FEC 구조에 비해 높은 데이터 처리율과 낮은 하드웨어 복잡도를 보여주고 있다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제15권1호
• /
• pp.103-107
• /
• 2019

최근 저전력 고속 디지털 데이터 통신을 구현 하기위해 많은 기술들이 개발되고 있는 추세이며 듀티사이클 보정에 관련된 기술도 그중 하나이다. 본 논문에서는 전압제어 링 발전기용 저-면적 듀티사이클 보정 회로를 제안하였다. 듀티사이클 보정 회로는 전압제어 링 발진기의 180도 위상차이를 이용하여 듀티사이클을 보정하는 회로이며, 제안된 저-면적 듀티사이클 회로는 기존의 플립플롭을 TSPC(True Single Phase Clocking) 플립플롭으로 변경하여 회로를 구성하였고 이로 인하여 저-면적 고성능 회로를 구현하였다. 일반적인 플립플롭을 대신하여 TSPC플립플롭을 사용하여 기존 회로 대비 저-면적으로 회로 구현이 가능하며 고속 동작에 용이하여 저-전력용 고성능 회로에 활용될 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.