• 한국전자파학회논문지
• /
• 제21권7호
• /
• pp.761-768
• /
• 2010

본 논문에서는 주파수 체배 방식을 이용하여 고해상도 영상 레이더의 광대역 파형 생성을 위한 효율적인 기법에 대한 연구를 수행하였다. 또한 직교 변조기와 주파수 체배기를 사용한 첩 변조 파형의 대역폭 확장시 발생되는 3차 혼변조 성분에 의한 스펙트럴 재성장에 대한 근본적인 원인을 분석하였다. 또한 직교 변조기의 진폭 및 위상 불균형 오차에 대한 요구 조건을 시뮬레이션을 통하여 정의하였다. 이와 같은 해석을 통하여 임펄스 응답 특성인 거리 방향 해상도, PSLR(Peak Sidelobe Ratio) 및 ISLR(Integrated Sidelobe Ratio) 특성이 악화되는 것을 최소화시킬 수 있었다. 주파수 체배기와 메모리 맵 방식을 사용한 광대역 파형 발생장치가 제작되었으며, 진폭과 위상 오차를 최소화시킴으로써 생성된 SAR 파형의 부엽에서 발생되는 스펙트럴 재성장 성분을 최소화 시키는 보상 기법이 제시되었다. 직교 변조기의 I 및 Q 채널간의 불균형 특성을 조절함으로써, 반송파 레벨을 －28.7 dBm에서 －53.4 dBm으로 억압할 수 있었으며, S-대역에서 150 MHz 대역폭의 첩 변조 파형을 X-대역에서 600 MHz 대역폭으로 성공적으로 확장시켰다. 또한 부엽에서 발생한 스펙트럴 재성장 성분들을 대략 8~9 dB 정도 줄일 수 있었다.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.309-316
• /
• 2019

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

• 한국산학기술학회논문지
• /
• 제10권5호
• /
• pp.1082-1090
• /
• 2009

노력성 폐활량(FVC) 검사시 호식기류의 최대값인 최고호기유량(PEF)은 호흡기능의 평가에 매우 중요하게 활용되는 진단 매개변수이다. PEF는 검사 초기에 매우 짧은 순간에 크게 증가하는 양상을 띠기 때문에 호흡기류센서의 동특성이 충분하지 않은 경우 측정오차가 발생한다. 본 연구에서는 노력성 호식기류 상의 초기 상승속도($S_r$)를 산출하고 $S_r$ 값에 기초하여 센서 출력값을 보정하는 새로운 기법을 제안하였다. 미국 흥부학회(ATS)에서 제공하는 표준 기류신호 파형 26개를 생성하여(F) 속도계측형 호흡기류센서로 통과시키며 센서 출력신호(N)를 축적하였다. F의 최대값인 PEF와 N의 최대값인 $N_{PEF}$, 간에는 당초 예상했던 대로 2차함수 관계가 성립하였으나(상관계수 0.9997), ATS파형 #2 및 26은 상당한 이탈을 보였다(상대오차>10%). $N_{PEF}$의 상대오차와 $S_r$간의 관계를 분석하여 상호 선형적인 관계를 얻었으므로, 이를 이용하여 보정한 결과 PEF 상대오차의 99% 신뢰구간이 약 2.5% 이었다. 이는 국제표준인 ATS의 오차한계인 10%의 1/4 이내로써 매우 정확한 보정이 이루어졌다. 따라서 본 연구에서 제안하는 보정기법은 호흡기류센서 교정시 매우 유용하리라 판단된다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.77-88
• /
• 2000

본 논문에서는 INMARSAT-B형 송신기에 사용되는 L-BAND(1626.5-1646.5 MHz)용 3단 가변이득 전력증폭기를 연구 개발하였다. 3단 가변이득 전력증폭기는 구동증폭단과 전력증폭단에 의해 고출력 모드일 때 +42 dBm, 중간출력 모드일 때는 +38 dBm, 저출력 모드일 때는 +34 dBm의 전력으로 증폭되며, 각각에 대해 상한 +1 dBm과 하한 2 dBm의 오차를 허용한다. 제작의 간편성 때문에 전체 3단 가변이득 전력증폭기를 크게 구동증폭단과 전력증폭단 두 부분으로 나누어 구현하였으며, 전력증폭부를 구동하기 위한 구동단은 HP사의 MGA-64135와 Motorola사의 MRF-6401을 사용하였으며, 전력증폭단은 ERICSSON사의 PTE-10114와 PTF-10021을 사용하여 RP부, 온도보상회로, 출력 조절회로 및 출력 검출회로를 함께 집적화 하였다. 이득조절은 디지털 감쇠기를 사용하였으며, 출력신호의 세기를 검출하기 위하여 20 dB 방향성 결합기를 이용하였다. 제작된 3단 가변이득 전력증폭기는 20 MHz대역폭 내에서 소신호 이득이 41.6 dB, 37.6 dB, 33.2 dB 를 얻었으며, 입출력 정재파비는 1.3:1 이하, 12 dBm의 PldB, PldB 출력레벨에서 3 dB Back off 시켰을 때 36.5 dBc의 IM3를 얻었다. 1636.5 MHz 주파수에 대해 출력전력은 43 dBm으로서 설계시 목표로 했던 최대 출력전력 20 Watt를 얻었다.

• 항공우주정책ㆍ법학회지
• /
• 제31권2호
• /
• pp.37-72
• /
• 2016

항공우주분야에서 특수 목적 항공기 이외에도 시제기, 무인비행장치, 우주발사체 등 다양한 형태의 제작물공급계약이 증가하고 있다. 도급인의 입장에서는 거액의 비용을 지출하여 제작물을 공급받기로 예정되어 있었는데, 제품의 품질과 성능의 기준을 제시하는 구매규격서가 부실하거나 성능미달여부를 판단할 만한 능력이 부족한 경우에는 목적 달성 불능 이외에도 막대한 시간과 비용을 소모하게 된다. 수급인으로서도 계약 목적 달성에 필요한 성능과 품질을 갖춘 제작물을 공급할 능력이 없음에도 불구하고 무리하게 계약을 체결하게 되면, 일의 미완성에 따른 매몰비용과 계약해제에 따른 손해배상을 감수하여야 하므로 막대한 손해가 발생한다. 대상사안에서 피고는 원고에게 구매규격서에 규정된 바와 같이 ILS Offset 비행이 가능한 Happy Box 방식에 의한 항공기를 납품하도록 하였으나, 원고는 RNAV 방식에 의한 항공기를 납품하려고 하였다. RNAV 방식에 의하여도 ILS 지상신호의 검사가 가능하더라도 원고가 주장하는 방식으로 제작된 항공기는 구매규격서에서 요구한 ILS Offset 비행기능을 갖추지 못하여 피고가 구매규격서에서 요구한 목적을 달성할 수 없으므로, 이를 이유로 한 피고의 계약해제가 적법한지 여부가 문제되었다. 이 사건 계약의 목적물인 항공기는 부대체물에 해당하므로 이 사건 계약은 도급의 성질을 가지고, 따라서 이 사건 계약에서 일이 완성되었다고 하려면 항공기의 주요구조 부분이 약정된 대로 제작되어 사회통념상 일반적으로 요구되는 성능을 갖추고 있어야 한다. 그런데 원고가 납품한 항공기는 구매규격서에서 요구한 ILS Offset 비행기능을 갖추지 못하여 피고가 구매규격서에서 요구한 목적을 달성할 수 없으므로 중대한 하자가 있고, 이러한 하자는 원고가 보수하는 것이 불가능하므로, 이를 이유로 한 피고의 계약해제는 적법하다.