• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.220-223
• /
• 2002

The digital logic systems(DLS) is classified into digital combinational logic systems(CDLS) and digital sequential logic systems(SDLS). This paper presents a method of constructing the digital sequential logic systems without feedback. Firstly we assign all elements in Finite Fields to P-valued digit codes using mathematical properties of Finine Fields. Also, we discuss the operarional properties of the building block T-gate that is used to realizing digital sequential logic systems over Finite Fields. Then we realize the digital sequential logic systems without feedback. This digital sequential logic systems without feedback is constructed ny following steps. Firstly, we assign the states in the state-transition diagram to state P-valued digit dodo, then we obtain the state function and predecessor table that is explaining the relationship between present state and previous states. Next, we obtained the next-state function and predecessor table. Finally, we realize the circuit using T-gate and decoder.

• 한국정보통신학회논문지
• /
• 제14권6호
• /
• pp.1441-1446
• /
• 2010

본 논문에서는 유한체상의 순차논리시스템을 이용하여 제산기를 구성하는 방법을 제안하였다. 제안한 방법은 먼저 유한체와 순차논리시스템의 수학적 성질을 기반으로 현재상태와 차순상태 사이의 선형성질을 도출하였다. 그리고, 선형성질과 행렬로 표현한 특성다항식을 사용하여 유한체상의 순차논리시스템을 구현하였으며, 이를 이용하여 제산기를 구현하였다. 제안한 방법은 기존의 방법에 비해 규칙적이고 좀 더 효율적으로 순차논리시스템을 구현할 수 있었으며, 이를 이용하여 효과적인 제산기를 구현할 수 있었다.

• Journal of information and communication convergence engineering
• /
• 제8권4호
• /
• pp.421-426
• /
• 2010

This paper presents a method of design the counter using sequential system based on synchronous techniques. For the design the counter, first of all, we derive switching algebras and their operations. Also, we obtain the next-state functions, flip-flop excitations and their input functions from the flip-flop. Then, we propose the algorithm which is a method of implementation of the synchronous sequential digital logic circuits. Finally, we apply proposed the sequential logic based on synchronous techniques to counter.

• 제어로봇시스템학회논문지
• /
• 제11권3호
• /
• pp.254-261
• /
• 2005

Time-optimal performances are analyzed in the sense of inner loop. A varying-time sharing thrusting logic is suggested as a new sequential paired thrusting logic for fast maneuvers of satellites with coupled thruster configuration. Its time-optimal maneuvering performance is compared with two conventional thrusting logics: separate thrusting logic and constant-time sharing sequential paired thrusting logic. It is found that the newly suggested varying-time sharing thrusting logic can be easily implemented by adjusting the conventional constant-time logic with its thrust on-time, while it can reduce the maneuvering time enormously as much as the separate thrusting logic. The performance of the logic is simulated on the agile maneuvering spacecraft model KOMPSAT-II.

• 한국인터넷방송통신학회논문지
• /
• 제8권2호
• /
• pp.15-21
• /
• 2008

본 논문에서는 2진논리의 확장을 Galis체상에서 해석하여 확장논리에 기초한 순차디지털논리시스템과 컴퓨터구조의 핵심인 연산알고리즘을 논의하였다. 순차디지털논리시스템은 Building Block으로서 T-gate를 사용하였으며, 차순상태함수, 출력함수를 도출하여 최종 궤환이 없는 Moore Model의 순차디지털논리시스템을 구성하였다. 그리고, 컴퓨터구조에서 중요한 연산알고리즘의 핵심인 가산, 감산, 승산 및 제산 알고리즘을 유한체의 수학적 성질을 토대로 각각 도출하였다. 특히, 유한체 GF($P^m$)상에서 P=2인 경우는 기존의 2진디지털논리시스템에 적용이 용이하다는 장점이 있으며, mod2의 성질에 의해 감산 알고리즘은 가산 알고리즘과 동일하다. 제안한 방법은 기존의 2진논리를 확장할 수 있어 좀 더 효율적으로 디지털논리시스템을 구성할 수 있을 것으로 사료된다.

• 한국해양공학회지
• /
• 제13권3B호
• /
• pp.106-115
• /
• 1999

Modeling a discrete event system such as a sequential control system is difficult compared with a continuous system. Petri nets have been introduced as an analyzing and design tool for the discrete systems. One of the problems in its applications is that the model can not be analyzed easily in the case of large scale or complicated systems because of increase of the number of components of the system. To overcome this problem, some methods for dividing or reducing Petri nets have been suggested. In this paper, an approach for a hierarchical expression of Petri nets based on Sequential Function Chart(SFC) is proposed. A measuring tank system will be described as a typical kind of discrete systems. The system is modeled by sub Petri nets based on SFC in order to analyze and visualize efficiently about the dynamic behaviors of the system. Some numerical simulations using state equations are performed to prove the validity of the proposed method.

• 한국정보처리학회논문지
• /
• 제3권3호
• /
• pp.564-571
• /
• 1996

본 논문에서는 새로운 ASIC 구조로 최근에 관심을 모으고 있는 TLU형 FPGA를 위한 순차회로 기술 매핑에 관한 것이다. 본 고에서 제안하는 TLU형 FPGA를 위한 순차회로 기술 매핑방법은 먼저 6개 또는 7개의입력을가지는 조합 및 순차 노드에대해서 전처리 기를 사용하여 한 출력 CLB에매핑하고, 매핑안된나머지 중 순차회로합병 조건에 만족 하는 6개 혹은 7개 입력 변수를 갖는 노드부터 CLB에 매핑한다. 본 고에서 제안한 순차 회로 기술 매핑 방법이 간단하면서 만족스런 수행 시간과 결과를 얻었다. 여러개의 벤치마크 화로를 sis-pga(map_together 및 map_scparate)순차회로 합성 시스템과 비교 하였으며, 실험결과는 본 시스템이 sis-pga 보다 17% 이상 성능이 좋다는 결과를 보여 주고 있다.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2001년도 춘계학술대회 논문집
• /
• pp.26-31
• /
• 2001

Petri nets(PN) have been introduced as a poweful analyzing and design tool for the discrete systems such as sequential control systems. However, one of the important problems in its applications is that the model can not be analyzed easily when we deal with large scale systems because of increase of the number of components of the systems. To overcome this problem, some methods for dividing or reducing of PN have been suggested. In this paper, an approach for hierarchical expression of PN based on Sequential Function Chart(SFC) and Bottom Up oriented Mehodology(BUM) is proposed. Especially, some definition and rules are defined in order to divide and compose sub PN. A measuring tank system will be described as a typical kind of discrete systems and modeled by some sub PN based on the SFC and BUM by the proposed method in this paper.

• 품질경영학회지
• /
• 제11권2호
• /
• pp.2-9
• /
• 1983

As will be seen, this paper is tries that the research on the mathematical structure of Markov process and Markovian sequential decision process (the policy improvement iteration method,) moreover, that it analyze the logic and the characteristic of behavior of mathematical model of Markov process. Therefore firstly, it classify, on research of mathematical structure of Markov process, the forward equation and backward equation of Chapman-kolmogorov equation and of kolmogorov differential equation, and then have survey on logic of equation systems or on the question of uniqueness and existence of solution of the equation. Secondly, it classify, at the Markovian sequential decision process, the case of discrete time parameter and the continuous time parameter, and then it explore the logic system of characteristic of the behavior, the value determination operation and the policy improvement routine.

• 대한전자공학회논문지
• /
• 제21권6호
• /
• pp.56-63
• /
• 1984

본 논문에서는 GRAFCET로 기술된 병렬 sequence를 갖는 순서 논리 시스템을 Programmed logic에 의해 실현하는 방법을 제안한다 이를 위해 먼저 병렬 sequence를 갖는 GRAFCET를 그 본래의 물리적 의미를 변형치 않고 다수의 state graph로 재구성하는 알고리즘을 제안했으며 이 제안된 알고리즘은 모든 형태의 GRAFCET에 적용 가능하며 특히 sub-system으로의 분해 및 그 역과정을 손쉽게 한다. 다음 이와같이 재구성된 state graph를 ROM을 사용한 microproerammed logic에 의해 구성하는 조직적인 방법을 제시했으며 이 제시된 구성 방법은 선택 sequence의 수를 임의로 확장할 수 있다.