• 제목/요약/키워드: semiconductor manufacturing

검색결과 929건 처리시간 0.029초

용액 공정을 이용한 IZO 트랜지스터의 전기적 성능에 대한 박막 두께의 영향 (Effect of Thin-Film Thickness on Electrical Performance of Indium-Zinc-Oxide Transistors Fabricated by Solution Process)

  • 김한상;경동구;김성진
    • 한국전기전자재료학회논문지
    • /
    • 제30권8호
    • /
    • pp.469-473
    • /
    • 2017
  • We investigated the effect of different thin-film thicknesses (25, 30, and 40 nm) on the electrical performance of solution-processed indium-zinc-oxide (IZO) thin-film transistors (TFTs). The structural properties of the IZO thin films were investigated by atomic force microscopy (AFM). AFM images revealed that the IZO thin films with thicknesses of 25 and 40 nm exhibit an uneven distribution of grains, which deforms the thin film and degrades the performance of the IZO TFT. Further, the IZO thin film with a thickness of 30 nm exhibits a homogeneous and smooth surface with a low RMS roughness of 1.88 nm. The IZO TFTs with the 30-nm-thick IZO film exhibit excellent results, with a field-effect mobility of $3.0({\pm}0.2)cm^2/Vs$, high Ion/Ioff ratio of $1.1{\times}10^7$, threshold voltage of $0.4({\pm}0.1)V$, and subthreshold swing of $0.7({\pm}0.01)V/dec$. The optimization of oxide semiconductor thickness through analysis of the surface morphologies can thus contribute to the development of oxide TFT manufacturing technology.

Time Series Support Vector Machine을 이용한 Reactive Ion Etching의 오류검출 및 분석 (Fault Detection of Reactive Ion Etching Using Time Series Support Vector Machine)

  • 박영국;한승수;홍상진
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2006년도 춘계종합학술대회
    • /
    • pp.247-250
    • /
    • 2006
  • 현재 고밀도 반도체제작 환경에서는 Reactive ion Etching (RIE) 과정에서의 생산성을 극대화하기 위해서 비이상적인 공정장비를 발견하는 것이 매우 중요하다. 생산과정에서 오류발견의 중요성을 설명하기 위해 Support Vector Machine (SVM)은 실시간으로 공정오류에 대한 판단에 대한 도움을 주기 위해 사용되었다. baseline run으로부터 얻은 데이터로 SVM 모델을 구성하고 정상인 run 데이터와 비정상 run 데이터로 SVM 모델을 검증한다. 통계적 공정제어에서 흔히 이용되는 control limits를 도입하여 정상데이터가 내재하고 있는 램덤 변화율이 반영된 SVM 모델 기반의 control limits를 수립하고, 그 control limits를 바탕으로 오류발견을 실행한다. SVM을 이용함으로써 RIE의 오류발견은 run to run 기반에 정상인 run데이터는 0% 오류율이 증명되었다.

  • PDF

$TiO_2$ 입자 크기에 따른 염료감응태양전지의 성능 변화 ($TiO_2$ Particle Size Effect on the Performance of Dye-Sensitized Solar Cell)

  • 김바울;박미주;이성욱;최원석;홍병유
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 추계학술대회 논문집
    • /
    • pp.145-146
    • /
    • 2007
  • Dye-Sensitized Solar Cell Solar cells(DSSC) were appeared for overcoming global environmental problems and lack of fossil fuel problems. And it is one of study field that is getting into the spotlight lately because manufacturing method is more simple and inexpensive than existing silicon solar cells. Oxide semiconductor is used for adsorption of dye and electron transfer in DSSC study, and $TiO_2$ is used most usually. Overall light conversion efficiency is changed by several elements such as $TiO_2$ particle size and structure, pore size and shape. In this study, we report the solar cell performance of titania$(TiO_2)$ film electrodes with various particle sizes. $TiO_2$ particle size was 16 nm, 25 nm, and mixture of 16nm and 25 nm, and manufactured using Doctor blade method. When applied each $TiO_2$ film to DSSC, the best efficiency was found at 16nm of $TiO_2$ particle. 16nm of $TiO_2$ particle has the highest efficiency compared to the others, because particles with smaller diameters would adsorb more dye due to larger surface area. And in case of the mixture of 16nm and 25 nm, the surface area was smaller than expected. It is estimated that double layer is adsorbed a large amount of chemisorbed dye and improved light scattering leading due to efficiency concentration light than mono layer.

  • PDF

무연솔더 범프 접촉 탐침 핀의 Sn 산화막 형성 기제 (Formation Mechanisms of Sn Oxide Films on Probe Pins Contacted with Pb-Free Solder Bumps)

  • 배규식
    • 한국재료학회지
    • /
    • 제22권10호
    • /
    • pp.545-551
    • /
    • 2012
  • In semiconductor manufacturing, the circuit integrity of packaged BGA devices is tested by measuring electrical resistance using test sockets. Test sockets have been reported to often fail earlier than the expected life-time due to high contact resistance. This has been attributed to the formation of Sn oxide films on the Au coating layer of the probe pins loaded on the socket. Similar to contact failure, and known as "fretting", this process widely occurs between two conductive surfaces due to the continual rupture and accumulation of oxide films. However, the failure mechanism at the probe pin differs from fretting. In this study, the microstructural processes and formation mechanisms of Sn oxide films developed on the probe pin surface were investigated. Failure analysis was conducted mainly by FIB-FESEM observations, along with EDX, AES, and XRD analyses. Soft and fresh Sn was found to be transferred repeatedly from the solder bump to the Au surface of the probe pins; it was then instantly oxidized to SnO. The $SnO_2$ phase is a more stable natural oxide, but SnO has been proved to grow on Sn thin film at low temperature (< $150^{\circ}C$). Further oxidation to $SnO_2$ is thought to be limited to 30%. The SnO film grew layer by layer up to 571 nm after testing of 50,500 cycles (1 nm/100 cycle). This resulted in the increase of contact resistance and thus of signal delay between the probe pin and the solder bump.

문자 인식 향상을 위한 회전 정렬 알고리즘에 관한 연구 (A Study on Rotational Alignment Algorithm for Improving Character Recognition)

  • 진고환
    • 한국융합학회논문지
    • /
    • 제10권11호
    • /
    • pp.79-84
    • /
    • 2019
  • 영상을 기반으로 하는 기술들의 지속적인 발전으로 다양한 분야에서 활용되고 있고, 카메라를 통하여 획득한 영상의 객체를 분석하고 판별하는 비전 시스템의 기술 수요가 급속하게 증가하고 있다. 비전 시스템의 핵심 기술인 영상처리는 반도체 생산 분야의 불량 검사, 타이어 표면의 숫자 및 심볼과 같은 객체 인식 검사 등에 사용되고 있고, 자동차 번호판 인식 등의 연구가 계속하여 이루어지고 있는 실정으로, 객체를 신속, 정확하게 인식할 필요가 있다. 본 논문에서는 곡면과 같은 곳에 마킹되어 있는 숫자나 심볼과 같이 기울어진 객체를 인식하기 위하여 입력된 영상 이미지의 객체 기울기에 대한 각도 값을 확인하여 객체의 회전 정렬을 통한 인식 모델을 제안한다. 제안 모델은 컨투어 알고리즘을 기반으로 객체 영역을 추출하고, 객체의 각도를 산출한 후, 회전 정렬된 이미지에 대한 객체 인식을 진행할 수 있는 모델이다. 향후 연구에서는 기계학습을 통한 탬플릿 매칭 연구가 필요하다.

화학기계적 연마기술 연구개발 동향: 입자 거동과 기판소재를 중심으로 (Chemical Mechanical Polishing: A Selective Review of R&D Trends in Abrasive Particle Behaviors and Wafer Materials)

  • 이현섭;성인하
    • Tribology and Lubricants
    • /
    • 제35권5호
    • /
    • pp.274-285
    • /
    • 2019
  • Chemical mechanical polishing (CMP), which is a material removal process involving chemical surface reactions and mechanical abrasive action, is an essential manufacturing process for obtaining high-quality semiconductor surfaces with ultrahigh precision features. Recent rapid growth in the industries of digital devices and semiconductors has accelerated the demands for processing of various substrate and film materials. In addition, to solve many issues and challenges related to high integration such as micro-defects, non-uniformity, and post-process cleaning, it has become increasingly necessary to approach and understand the processing mechanisms for various substrate materials and abrasive particle behaviors from a tribological point of view. Based on these backgrounds, we review recent CMP R&D trends in this study. We examine experimental and analytical studies with a focus on substrate materials and abrasive particles. For the reduction of micro-scratch generation, understanding the correlation between friction and the generation mechanism by abrasive particle behaviors is critical. Furthermore, the contact stiffness at the wafer-particle (slurry)-pad interface should be carefully considered. Regarding substrate materials, recent research trends and technologies have been introduced that focus on sapphire (${\alpha}$-alumina, $Al_2O_3$), silicon carbide (SiC), and gallium nitride (GaN), which are used for organic light emitting devices. High-speed processing technology that does not generate surface defects should be developed for low-cost production of various substrates. For this purpose, effective methods for reducing and removing surface residues and deformed layers should be explored through tribological approaches. Finally, we present future challenges and issues related to the CMP process from a tribological perspective.

탄소나노튜브 밀도를 고려한 CNTFET SRAM 디자인 방법에 관한 연구 (A Study on the Circuit Design Method of CNTFET SRAM Considering Carbon Nanotube Density)

  • 조근호
    • 전기전자학회논문지
    • /
    • 제25권3호
    • /
    • pp.473-478
    • /
    • 2021
  • CNTFET은 기존 반도체 소자의 성능을 약 13배 향상시킬 수 있어 큰 관심을 받아 왔지만, CNT를 일정하게 배치시키는 공정의 미성숙으로 인해 상용화에 어려움을 겪어 왔다. 이러한 어려움을 극복하기 위해, 그동안 알려진 CNTFET 공정상 한계를 고려한 회로 디자인 방법이 점점 높은 관심을 받고 있다. SRAM은 마이크로프로세서를 구성하는 주요 요소로서 캐시 메모리 안에 규칙적으로 그리고 반복적으로 배치되어 있어, SRAM 안의 CNT는 다른 회로 블록에 비해 보다 쉽게 그리고 고밀도로 배치될 수 있는 장점이 있다. 이러한 장점을 활용하기 위해, 본 논문에서는 CNT 밀도를 고려한 SRAM 셀의 회로 디자인 방법을 소개하고 그 성능 향상 정도를 HSPICE 시뮬레이션으로 검토하고자 한다. 시뮬레이션 결과, SRAM에 CNTFET을 적용할 경우, gate width를 약 1.7배 줄일 수 있음을 발견하였으며, 동일한 gate width에서 CNT 밀도를 높였을 경우, 읽기 속도 또한 약 2배 정도 향상될 수 있음을 알 수 있었다.

다양한 질소분압에서 펄스레이저법으로 성장된 AlN박막의 특성 (Characterization of AlN Thin Films Grown by Pulsed Laser Deposition with Various Nitrogen Partial Pressure)

  • 정준기;하태권
    • 소성∙가공
    • /
    • 제28권1호
    • /
    • pp.43-48
    • /
    • 2019
  • Aluminum nitride (AlN) is used by the semiconductor industry, and is a compound that is required when manufacturing high thermal conductivity. The AlN films with c-axis orientation and thermal conductivity characteristic were deposited by using the Pulsed Laser Deposition (PLD). The AlN thin films were characterized by changing the deposition conditions. In particular, we have researched the AlN thin film deposited under optimal conditions for growth atmosphere. The epitaxial AlN films were grown on sapphire ($c-Al_2O_3$) single crystals by PLD with AlN target. The AlN films were deposited at a fixed temperature of $650^{\circ}C$, while conditions of nitrogen ($N_2$) pressure were varied between 0.1 mTorr and 10 mTorr. The quality of the AlN films was found to depend strongly on the $N_2$ partial pressure that was exerted during deposition. The X-ray diffraction studies revealed that the integrated intensity of the AlN (002) peak increases as a function the corresponding Full width at half maximum (FWHM) values decreases with lowering of the nitrogen partial pressure. We found that highly c-axis orientated AlN films can be deposited at a substrate temperature of $650^{\circ}C$ and a base pressure of $2{\times}10^{-7}Torr$ in the $N_2$ partial pressure of 0.1 mTorr. Also, it is noted that as the $N_2$ partial pressure decreased, the thermal conductivity increased.

납기와 작업준비비용을 고려한 병렬기계에서 딥러닝 기반의 일정계획 생성 모델 (Scheduling Generation Model on Parallel Machines with Due Date and Setup Cost Based on Deep Learning)

  • 유우식;서주혁;이동훈;김다희;김관호
    • 한국전자거래학회지
    • /
    • 제24권3호
    • /
    • pp.99-110
    • /
    • 2019
  • 4차 산업혁명이 진행되면서 제조업에서 사물인터넷(IoT), 머신러닝과 같은 지능정보기술을 적용하는 사례가 증가하고 있다. 반도체/LCD/타이어 제조공정에서는 납기일(due date)을 준수하면서 작업물 종류 변경(Job change)으로 인한 작업 준비 비용(Setup Cost)을 최소화하는 일정계획을 수립하는 것이 효과적인 제품 생산을 위해 매우 중요하다. 따라서 본 연구에서는 병렬기계에서 딥러닝 기반의 납기 지연과 작업 준비 비용 최소화를 달성하는 일정계획 생성 모델을 제안한다. 제안한 모델은 과거의 많은 데이터를 이용하여 고려되어지는 주문에 대해 작업 준비와 납기 지연을 최소화하는 패턴을 학습한다. 따라서 세 가지 주문 리스트의 난이도에 따른 실험 결과, 본 연구에서 제안한 기법이 기존의 우선순위 규칙보다 성능이 우수하다는 것을 확인하였다.

AMOLED 디스플레이의 박막트랜지스터 제작을 위한 결정화 기술 동향 및 대형화 연구 (Trend of Crystallization Technology and Large Scale Research for Fabricating Thin Film Transistors of AMOLED Displays)

  • 김경보;이종필;김무진;민영실
    • 융합정보논문지
    • /
    • 제9권5호
    • /
    • pp.117-124
    • /
    • 2019
  • 본 논문에서는 AMOLED 디스플레이 구동회로로 사용되는 박막트랜지스터의 구성요소 중에서 반도제 물질 제조의 최근 동향에 대해 논한다. 트랜지스터에 적용을 위해 특성이 좋은 반도체 막을 얻는 방법으로 비정질 실리콘을 다결정 실리콘으로 변화시켜야 하는데 레이저와 열처리 방법이 있으며, 레이저를 이용한 기술에는 SLS(Sequential Lateral Solidification), ELA(Excimer Laser Annealing), TDX(Thin-beam Directional Crystallization), 열처리 기술에는 SPC(Solid Phase Crystallization), SGS(Super Grain Silicon), MIC(Metal Induced Crystallization), FALC(Field Aided Lateral Crystallization)가 대표적이며, 이들에 대해 상세히 설명한다. 본 연구실에서 연구중인 레이저 결정화 기술의 대형 AMOLED 디스플레이 제작을 위한 연구 내용도 다룬다.