• 한국구조물진단유지관리공학회 논문집
• /
• 제15권3호
• /
• pp.116-124
• /
• 2011

대부분의 구조물 안전성 평가에 있어서 전체적인 거동을 나타내는 인자, 즉 기하학적인 형상 변화를 추정하는 것은 매우 중요하다. 종래에는 현장에서 교량의 처짐을 손쉽게 측정할 수 있는 적절한 수단과 방법의 부재로 말미암아, 처짐의 측정이 제한된 측정점에 국한되었고, 또한 변위계를 설치한 개소에 한정되었다. 따라서, 본 연구에서는 USN(Ubiquitous Sensor Network) 기반의 무선 경사센서모듈(Wireless Tiltmeter)을 통해 건설구조물의 처짐을 추정하는 방법을 개발하고, 기존의 변위 측정 자기 센서(Linear Variable Differential Transformer: LVDT)를 이용해 측정하는 기술 대신, 유비쿼터스 개념의 무선 경사 센서 모듈의 경사 변화에 따른 저항의 변화를 전압의 형식으로 출력하고, 교정계수를 이용하여 실제 처짐각 및 처짐으로 환산하여 최대 처짐을 구하도록 개발된 유비쿼터스 기반의 처짐 추정방법을 검증하기 위하여 실내 실험을 수행하였고, 그 결과, 측정점에 상관없이 균일한 측정이 가능하고, 기존의 방법과 거의 일치하는 값을 나타내는 것으로 확인되었다.

• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1847-1855
• /
• 2012

클록 보정회로를 가진 1V 1.6-GS/s 6-비트 flash 아날로그-디지털 변환기 (ADC: analog-to-digital converter)가 제안된다. 1V의 저전압에서 고속 동작의 입력단을 위해 bootstrapped 아날로그 스위치를 사용하는 단일 track/hold 회로가 사용되며, 아날로그 노이즈의 감소와 고속의 동작을 위해 평균화 기법이 적용된 두 단의 프리앰프와 두 단의 비교기가 이용된다. 제안하는 flash ADC는 클록 보정회로에 의해 클록 duty cycle과 phase를 최적화함으로 flash ADC의 동적특성을 개선한다. 클록 보정 회로는 비교기를 위한 클록의 duty cycle을 제어하여 evaluation과 reset 시간을 최적화한다. 제안된 1.6-GS/s 6-비트 flash ADC는 1V 90nm의 1-poly 9-metal CMOS 공정에서 제작되었다. Nyquist sampling rate인 800 MHz의 아날로그 입력신호에 대해 측정된 SNDR은 32.8 dB이며, DNL과 INL은 각각 +0.38/-0.37 LSB, +0.64/-0.64 LSB이다. 구현된 flash ADC의 면적과 전력소모는 각각 $800{\times}500{\mu}m2$와 193.02 mW 이다.

• 한국전기전자재료학회논문지
• /
• 제28권1호
• /
• pp.40-45
• /
• 2015

Electrode systems: a protrusion on conductor (POC), a protrusion on enclosure (POE), a crack in epoxy plate and a free particle (FP) were fabricated to simulate insulation defects in a gas insulated switchgear (GIS). $SF_6$ gas was filled in the electrode systems by 3 bar and/or 5 bar, respectively. Partial discharge (PD) pulses were detected through a $50{\Omega}$ non-inductive resistor. A calibration test was carried out according to IEC 60270, and the sensitivity was 0.25 pC/mV. PD pulses were distributed in the phase of $50^{\circ}{\sim}135^{\circ}$ and over 95% of them existed in the phase of $55^{\circ}{\sim}120^{\circ}$ for the POC. PD pulses were distributed in the phase of $230^{\circ}{\sim}310^{\circ}$ and over 90% of them existed in phase of $220^{\circ}{\sim}300^{\circ}$ for the POE. PD pulses occurred in the phase of $40^{\circ}{\sim}60^{\circ}$ and $220^{\circ}{\sim}300^{\circ}$ for the crack, and pulse counts were 25% higher in negative polarity than in positive polarity. PD pulses were distributed in every phase unlike to other three electrode systems and the peak magnitude was measured at $118^{\circ}$ and $260^{\circ}$ for the FP. As described above, PD pulses were observed in positive polarity for the POC, in negative one for the POE, in both one for the crack and the FP. In conclusion, it is expected that the identification rate of defect type can be improved by considering the polarity ratio of PD pulses on the PRPDA method.

• 대한전자공학회논문지SD
• /
• 제43권5호
• /
• pp.1-10
• /
• 2006

본 논문에서는, 1.8V 8-bit 500MSPS CMOS A/D 변환기를 제안한다. 8-bit 해상도, 고속의 샘플링과 입력 주파수, 그리고 저 전력을 구현하기 위하여 Cascaded-Folding Cascaded-Interpolation type으로 설계되었다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 Digital Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위한 Averaging Resistor, SNR을 향상시키기 위한 Distributed Track & Hold를 설계하여 최종적으로 500MSPS의 A/D 변환기 출력 결과를 얻을 수가 있다. 본 연구에서는 1.8V의 공급전압을 가지는 $0.18{\mu}m$ 1-poly 5-metal N-well CMOS 공정을 사용하였고, 소비전력은 146mW로 Full Flash 변환기에 비해 낮음을 확인할 수 있었다. 실제 제작된 칩은 측정결과 500MSPS에서 SNDR은 약 43.72dB로 측정되었고, Static상태에서 INL과 DNL은 각각 ${\pm}1LSB$ 로 나타났다. 유효 칩 면적은 $1050um{\times}820um$의 면적을 갖는다.

• 전자공학회논문지SC
• /
• 제39권6호
• /
• pp.34-42
• /
• 2002

본 논문에서는 전압검출기에 사용되는 온도에 무관한 검출 전압원을 제안한다. 검출 전압원이 절대온도 영도(Zero degree)에서 실리콘 밴드갭 전압의 m배가 되도록 설계한다. 검출 전압원의 온도계수는 트랜지스터 이미터-베이스 사이의 서로 다른 면적을 가진 다이오드에 생성된 비선형 전압인 ${\Delta}V_{BE}$의 오목한 온도계수와 트랜지스터 순방향 전압인 $V_{BE}$의 볼록한 비선형 온도계수의 합으로 다이오드의 온도계수를 적절히 선택함으로서 거의 제로의 온도계수를 실현한다. 또한 검출 전압원의 값이 ${\Delta}V_{BE}$, $V_{BE}$ 멀티플라이어 회로 및 저항을 이용하여 변화될 수 있도록 설계하였다. 제안한 검출 전압원의 성능을 평가하기 위해, $6{\mu}m$ 바이폴러 기술로 조립된 1.9V용 IC를 제작하여 검출 전압원의 동작특성과 온도계수를 측정하였다. 또한 검출 전압원의 값이 공정에 의해 변화되는 요인을 줄이기 위해 트리밍 기술, 이온 임플란테이션과 이방성 에칭을 도입하였다. 제작된 IC에서 검출 전압원은 -30$^{\circ}C$~70$^{\circ}C$의 온도범위에서 29ppm/$^{\circ}C$의 안정된 온도계수를 얻을 수 있었다. 그리고 전압검출기의 소비전류는 1.9V 공급전압에서 $10{\mu}A$이다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.90-95
• /
• 2014

본 논문에서는 다양한 모바일 TV 규격을 지원할 수 있는 모바일 TV 튜너용 VHF 및 UHF 대역 가변 이득 저잡음 증폭기를 제안한다. 제안한 VHF 대역 가변 이득 증폭기는 외부 매칭 소자를 제거하기 위해 저항 피드백을 이용하여 저잡음 증폭기와 저주파수 잡음 특성을 개선하기 위해 PMOS 입력을 사용하는 싱글-차동 증폭기, 이득 범위를 제어하기 위해 저항 피드백 부분과 감쇄기로 구성된다. 제안한 UHF 대역 가변 이득 증폭기는 잡음 특성과 외부 간섭 신호 제거 특성을 향상시키기 위해 협대역 저잡음 증폭기와 $g_m$ 가변 방식을 이용하여 이득을 제어할 수 있는 싱글-차동 증폭기와 감쇄기로 구성된다. 제안한 VHF 및 UHF 대역 가변 이득 저잡음 증폭기는 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, 전원 전압 1.8 V에서 각각 22 mA와 17 mA 의 전류를 소모하면서 약 27 dB와 27 dB의 전압 이득, 1.6-1.7 dB와 1.3-1.7 dB의 잡음 지수, 13.5 dBm와 16 dBm의 OIP3의 성능을 보인다.

• 한국전자파학회논문지
• /
• 제12권4호
• /
• pp.651-658
• /
• 2001

본 논문에서는 마이크로파대 광대역 다단 평면형 전력분배기의 설계방법과 구조를 새로이 제안하였다. 제시된 마이크로파 광대역 전력분배기의 설계과정은 평면형 다단 3-포트 하이브리드와 도파관트랜스포머 설계로 구성되었다. 다단 전력분배기는 최적화된 λ/4 트랜스포머 설계이론에 근거를 두고 있다. 두 인접 출력포드의 광대역 격리 특성을 얻기위해, 기모드 등기회로는 저항 같은 손실소자를 사용하여 정합되어야 한다. 기모드 정합소자 값을 계산하기 위한 설계공식은 단일 종단 여파기 설계이론으로부터 유도하였다. 도파관 트랜스포머단의 형상은 하우징 금속전계벽의 영향으로 인한 도파관 모드와 같은 고차모드의 전파를 억제하기 위해 설계되었다. 따라서, 설계된 각각의 도파관 트랜스포머단에서는 제안된 마이크로파 광대역 전력 분배기의 동작주파수 영역에서 모두 감쇄모드(evanescent mode)로 동작하여야 한다. 본 논문에서는 제안된 마이크로파 광대역 전력분배기의 검증을 위해, 다단 전력 분배기의 시뮬레이션과 실험 결과들을 제시하였다. 시뮬에이션과 실험 결과는 다단 전력분배기의 우수한 성능을 보여준다.

• 한국통신학회논문지
• /
• 제29권10A호
• /
• pp.1223-1229
• /
• 2004

본 논문에서 ETRI 0.5$\mu\textrm{m}$ MESFET 라이브러리 공정을 이용하여 동작 주파수 5GHz대 저전압구동 가변이득 저잡음 증폭기 MMIC를 설계 및 제작하였다. 이 저잡음 증폭기는 HIPERLAN/2의 Adaptive Antenna Arrays와 함께 사용할 수 있도록 이득조절이 가능하도록 설계하였다. 가변이득 저잡음 증폭기는 2단 캐스케이드 구조이며, 게이트전압에 따라 채널저항이 제어되는 증가형 MESFET과 저항으로 구성된 부귀환 회로를 제안하였다. 제작된 가변이득 저잡음 증폭기의 측정값은 $V_{DD}$ =1.5V, $V_{GG1}$=0.4V, $V_{GG2}$=0.5V일때 5.5GHz의 중심 주파수, 14.7dB의 소신호 이득, 10.6dB의 입력 반사손실, 10.7dB의 출력 반사손실, 14.4dB의 가변이득, 그리고 잡음지수 2.98dB이다. 또한, 가변이득 저잡음 증폭기는 -19.7dBm의 입력 PldB, -10dBm의 IIP3, 52.6dB의 SFBR, 그리고 9.5mW의 전력을 소비한다.다.다.

• 대한치과교정학회지
• /
• 제18권1호
• /
• pp.189-207
• /
• 1988

In almost all biologic systems, mechanically induced electric charge separation is a fundamental phenomenon. Since the hypothesis was established that the generation of electric potentials in bone by mechanical stress including muscular force might control the activity in bone by mechanical stress including muscular force might control the activity of osseous cells and their biopolymeric byproduct, the concept of electrically mediate growth mechanism, which involves biological growth and bone remodeling by any means, in living systems has been applied clinically and experimentally to orthopedic fracture repair, the regulation of orthodontic tooth movement, epiphyseal cartilage regeneration, etc. On the other hand, recent numerous research data available show apparently that the mandibular condyle has the characteristics of growth center as well as growth site. In addition, there exists a considerable difference of opinion as to the role of external pterygoid muscle in condylar growth. In view of these evidences, this. experiment was performed to investigate the effect of the galavic current on the growth of the mandible and condyle for elucidating the nature of condylar growth. The bimetallic device was composed of silver and platinum electrode connected with resistor (3.9 Mohm), which was expected to produce galvanic current of 23.6 nA according to the galvanic principle. The 25 Sprague-Dawley rats were divided into two group, 2 week group comprising 8 animals exposed to satanic current for 2 weeks and 3 control animals not exposed for 2 weeks, 4 week group comprising 10 animals in experimental group and 4 animals in control group applied for 4 weeks respectively. The experimental rats were subjected to application of the galvanic current invasively to codylar head surface and the control groups with sham electrode. On the basis of anatomic and histologic data from the mandibular condyle of experimental and control group, the following results were obtained. 1. After 2 weeks, there was no increase of mandibular size in experimental group over that of the control group. 2. After 4 weeks, the size of the condylar head was larger in experimental group than that of the control. 3. In 2 week group, the thickness of the mitotic compartment and hypertrophic chondroblastic layer was increased in experimental group. 4. In 4 week group, the number and the size of the hypertrophic chondroblasts were increased significantly on experimental group over that of the control group. 5. The application of the satanic current caused an increase in chondrocytic hypertrophy and intercellular matrix in both groups.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.149-155
• /
• 2015

본 논문에서는 선형성이 개선된 5MHz의 샘플링 주파수를 가지는 10-비트 디지털/아날로그 변환기를 제안한다. 제안하는 디지털/아날로그 변환기는 10-비트 R-2R 기반 디지털/아날로그 변환기, rail-to-rail 입력 범위의 차동 전압증폭기를 이용하는 출력버퍼, 그리고 바이어스 전압을 위한 밴드-갭 기준전압 회로로 구성된다. R-2R 디지털/아날로그 변환기의 2R 구현에 스위치를 위해 사용되는 인버터의 turn-on 저항 값을 포함하여 설계함으로 선형성을 개선시킨다. DAC의 최종 출력 전압 범위는 출력버퍼에 차동전압증폭기를 이용함으로 R-2R의 rail-to-rail 출력 전압으로부터 $2/3{\times}VDD$로 결정된다. 제안된 디지털/아날로그 변환기는 1.2V 공급전압과 1-poly, 8-metal을 이용하는 130nm CMOS 공정에서 구현되었다. 측정된 디지털/아날로그 변환기의 동적특성은 9.4비트의 ENOB, 58dB의 SNDR, 그리고 63dBc의 SFDR이다. 측정된 DNL과 INL은 -/+0.35LSB 미만이다. 제작된 디지털/아날로그 변환기의 면적과 전력소모는 각각 $642.9{\times}366.6{\mu}m^2$과 2.95mW이다.