• 한국음향학회지
• /
• 제19권4호
• /
• pp.37-44
• /
• 2000

본 논문에서는 인터넷 폰, 디지털 이동통신 등과 같이 낮은 비트율이 요구되는 분야에 사용될 수 있는 MPEG-4 오디오의 HVXC(Harmonic Vector eXcitation Coding) 알고리즘을 부동 소수점 DSP인 TMS320C6701에 실시간 구현한 내용을 기술한다. 실시간 동작을 위한 하드웨어 구조를 채택하였으며, 소프트웨어 최적화의 경우 연산 시간이 많이 소요되는 함수 루틴에 대한 C 언어 및 어셈블리 언어 레벨의 최적화를 수행하였다. 또한, DSP의 내부 프로그램 메모리의 프로그램 캐쉬로의 활용, DSP의 내부 데이터 메모리의 영역의 중첩 활용 및 background DMA 방식을 이용한 최적화를 수행하였다. 최적화 결과 2kbps및 4kbps의 비트율에서 압축 및 복원을 실시간으로 수행할 수 있으며, 인코더의 경우 2kbps의 경우에는 최적화 전에 비해 약 96% 정도로 수행시간을 단축하였다. 또한, 비공식 주관품질 평가에 의하면 2kbps의 비트율에서 약 MOS 2.45를 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.571-572
• /
• 2006

A simulation tool for design space exploration of a real-time reconfiguration system was developed in this paper. We described an algorithm for a partial real-time reconfiguration to utilize already existing configured functional units and applied it to H.263 encoder application. This scheme allows us to find a starting configuration for the further optimization without actually building a prototype.

• 한국전자통신학회논문지
• /
• 제8권7호
• /
• pp.995-1002
• /
• 2013

본 연구는 선박과 주위상태를 기지국에서 실시간으로 모니터링하고 기록하는 선박 관리 시스템에 대한 연구이다. 독점적인 시스템 메세지가 통신에 중개되도록 설계되어 있다. 디바이스 표준에 의하여 특정시스템 메시지가 규격화되고, 시스템에 부착되어진 각 통신장치에 특정화되도록 설계하였다. 또한 새로운 구성으로 관리자에 의해 원격으로 결정될 수 있는 기지국에 메시지를 선박상태를 업데이트하는 방법을 결정하도록 설계하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
• /
• pp.1846-1847
• /
• 2006

In this study, we developed the real-time controller for control loading system (CLS) of aircraft simulator. The CLS is given the forces as inputs: the exerted force by a pilot, which is determined according to the position of the control stick, and the calculated force by the host computer. And then CLS makes the pilot feel the back loading force by supplying the motor drive with the actuator signal. The developed real-time controller for CLS is organized into the five parts which are the position sensing part including a encoder, the A/D converter part for the analog load cell signal, the communication interface part to communicate with the host, the D/A converter for the actuator signal, and the CPU DSP2812 to carry out a control algorithm. We constructed the test control loading system and carried out the experiment with the developed real-time controller. The experimental results showed that the real-time controller generates the back loading forces similar to the desired back loading force graph.

• 대한전자공학회논문지SP
• /
• 제46권3호
• /
• pp.119-124
• /
• 2009

본 논문에서는 AMR Core(R)를 이용해서 AMR-WB+ 오디오 부호화기를 실시간 구현하였다. 구현 시 사용된 최적화 방법은 어셈블리어 단계에서 수행되었고, latency를 제거하고 32비트 레지스터를 사용하였다. 구현된 음성 부호화기는 평균 복잡도가 ARM9E 버전에서 인코더 160.76MHz, 디코더 33.05MHz으로 총 193.81MHz로 측정되었다. 사용된 ROM의 크기는 인코더 65.21Kbyte, 디코더 32.01Kbyte, 공통소스 279.81Kbyte이다. 구현된 AMR-WB+ 소스 코드는 3GPP에서 제공하는 테스트 벡터들을 CodeWarrior와 목표 PDA 상에서 모두 bit-exact하게 통과함을 보임으로써 검증되었다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.527-533
• /
• 2008

움직임 보상은 고화질의 실시간 비디오 응용에 있어서 언제나 주된 병목을 초래한다. 따라서 실시간 비디오 응용에서는 움직임 보상을 수행하는 고속의 전용 하드웨어를 필요로 한다. 여러 동영상 부호화 방식에서 영상프레임은 픽셀의 블록으로 분할된다. 일반적으로 움직임 보상은 이전 프레임으로부터 움직임을 추정하여 현재의 블록을 예측하게 된다. 움직임 보상에 사용되는 화소 정밀도가 높을수록 보다. 좋은 성능을 갖지만 연산량은 증가하게 된다. 본 논문에서는 1/4 화소 정밀도를 지원하는 H.264/AVC 부호화기에 적합한 움직임 보상기의 아키텍처를 연구하였다. 설계된 움직임 보상기는 전치 배열과 휘도 6-tap 필터 3개를 사용하여 높은 하드웨어 이용률을 갖게 하였으며 내부 메모리의 크기를 감소시켰다. VHDL을 사용하여 기술하였으며, Xilinx ISE툴을 사용하여 합성하고, Modelsim_6.1i를 사용하여 검증하였다. 설계된 움직임 보상기는 단지 3개의 6-tap 필터만을 사용하면서 매크로블록 당 640 클럭 사이클에 수행하였다. 본 논문에서 제안하는 움직임 보상기는 실시간 비디오 처리를 요구하는 분야에 응용 가능할 것으로 사료된다.

• 한국지능시스템학회논문지
• /
• 제24권1호
• /
• pp.52-57
• /
• 2014

본 논문은 두 바퀴 이동로봇의 주행에 있어서 주어진 경로를 물리적 제한을 만족하면서 주행하는 관절 공간 궤적 생성방법을 실시간 운영체제를 이용하여 구현함으로써 실시간 제어 방법에 대하여 연구하였다. 경로계획에서 이동로봇의 방향을 고려하기 위하여 베지어곡선을 이용하였으며, 컨볼루션 연산자를 이용하여 로봇의 두 바퀴의 속도의 제한을 만족시켰다. 관절 공간의 궤적 생성과 생성된 궤적에 대한 속도명령, 그리고 엔코더 값 감시 등 실시간 태스크를 주기적 태스크로 구현하였으며 동기화를 위하여 실시간 메커니즘인 이벤트 플래그를 이용하여 구현하였다. 실제 로봇에 실시간 태스크를 구현하여 속도명령의 실시간성과 이에 따른 이동로봇의 주행실험 결과를 이용하여 궤적 추종 성능을 비실시간 시스템과 분석하였다. 결과를 통하여 실시간 성을 요구하는 제어시스템에서 실시간 다중 태스크 시스템의 유용성을 검증하였다.

• 한국멀티미디어학회논문지
• /
• 제14권7호
• /
• pp.849-857
• /
• 2011

주문형 게임 서비스는 서버에서 실행하는 게임을 동영상 부호화하여 클라이언트에 전송하고, 클라이언트에서 비디오 복호화를 통해 게임을 즐길 수 있게 해 준다. 다수의 사용자가 네트워크상에서 실시간 게임 서비스를 즐기기 위해서는 초고속 게임 인코더가 필요하다. 본 논문에서 제안한 방법은 장면 기술자를 정의하고, 이를 게임 영상을 부호화하는 부호화기에 부가적인 정보로 입력함으로써 움직임 예측, 율 왜곡 최적화와 같은 복잡도가 높은 부호화 과정을 생략하여 부호화기를 고속화한다. 장면 기술자를 움직임 벡터로 사용하고, 장면 기술자를 이용하여 매크로블록 모드를 결정해 부호화기를 고속화한다. 제안하는 방법의 성능 평가를 위해 H.264/AVC의 오픈 소프트웨어인 x264와 비교한 결과, x264에 어셈블리 코드가 포함되지 않은 경우에 대해서 약 192%의 부호화 속도 향상을 확인하였고, x264에서 일부 모듈에 대해서 어셈블리 최적화를 반영한 결과에 대해서는 86%의 부호화 속도가 향상되는 것을 확인할 수 있었다. 부호화기의 고속화 결과 60 FPS의 부호화 속도를 넘어 주문형 게임을 실시간으로 수행할 수 있게 되었다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.774-780
• /
• 2017

본 논문은 HEVC의 엔트로피 코딩방법인 CABAC 부호화기를 위한 효율적인 이진 산술 부호화기 하드웨어 구조를 제안한다. CABAC은 HEVC 표준에서 사용되는 엔트로피 코딩 방법으로 통계적 중복성을 제거하여 영상의 높은 압축률을 지원한다. 하지만 이진 산술 부호화(Binary Arithmetic Encode)는 데이터 간의 의존 관계가 높아 병렬처리가 어렵고 실시간 처리의 지연이 발생 된다. 제안하는 이진 산술 부호화기는 입력으로 들어오는 빈을 고속으로 처리하기 위하여 재정규화 과정을 분리 시켜 동작하도록 설계한다. 기존의 반복적인 알고리즘을 병렬적으로 처리함으로써 최대지연시간(Critical Path)을 최적으로 줄일 수 있는 4단계의 파이프라인 구조로 설계하였다. 또한, 멀티-빈 구조를 적용하여 클록 사이클 당 3개의 빈을 처리한다. 제안하는 CABAC의 이진 산술 부호화기는 Verilog-HDL로 설계하였으며 65nm 공정으로 합성하였다. 합성 결과 게이트수는 8.07K 이며 최대 동작주파수는 769MHz로 최대 빈 처리량은 2307Mbin/s이다. 제안하는 하드웨어 구조는 기존의 이진 산술 부호화기와 비교하여 최대 빈 처리량이 26% 만큼 증가 하였다.

• 융합신호처리학회논문지
• /
• 제14권4호
• /
• pp.249-254
• /
• 2013

아날로그 신호를 입력받아서 실시간으로 처리하기 위해서는 빠른 곱셈 연산회로와 고속 ADC(A/D converter) 회로가 필요하며 이를 위하여 Double-base Number System(DBNS)이 효과적인 것으로 알려져 있다. DBNS는 2와 3을 밑수로 이용하는 시스템으로서 이진 곱셈기와 비교할 때 곱셈 처리가 매우 빠르며, 칩 면적을 감소시킬 수 있으며, 저소비전력의 장점을 갖고 있다. 그러나 DBNS의 고유특성 때문에 변환오차가 발생하며, 디지털 필터의 구조로 인하여 오차가 연산결과에 누적되어 기존에 사용하던 2진수 방식에 비하여 차단 주파수의 S/N 특성이 저하되는 단점이 있다. 본 논문에서는 필터 계수에 대한 오차를 분석하여 ADC의 엔코더를 비선형으로 설계함으로써 DBNS의 누적오차를 상쇄시키는 방법을 제안하였다. 제안된 시스템은 엔코더 회로만이 수정되었으므로 DBNS의 장점은 그대로 유지된다. 제안한 ADC 엔코더가 비선형임에도 불구하고 -70dB의 차단 주파수 특성을 갖도록 설계한 FIR 필터와 비교하면, 기존의 DBNS 엔코더의 결과는 -35dB를 얻을 수 있었지만, 본 연구에서 제안된 비선형 DBNS 엔코더는 -45dB의 S/N로 -10dB의 향상을 이룰 수 있었다.