• 한국통신학회논문지
• /
• 제25권8A호
• /
• pp.1134-1143
• /
• 2000

본 연구에서는 통신망 노드에서의 큐잉 노드에서의 큐잉 지연 성능 보장을 위한 스케쥴링 알고리즘을 제안하였다. GPS (Generalized Processor Sharing) 개념을 확장하여 트래픽 클래스 단위의 서비스 커브를 정의하고 정의된 서비스 커브들 간의 관계를 규정짓는 시스템 방정식을 유도하였다 이러한 시스템 방정식을 기반으로 GPS 서버에서 정의 되는 세션별 가중치 값을 요구된 지연 성능과 트래픽 파라미터를 사용하여 구하였다 이와같이 유도된 가중치 값을 적용하여 GPS 알고리즘의 변형인 소위 '대역할당 알고리즘'을 소개하였다 유도된 시스템 방정식은 대역할당 알고리즘이 구현되는 서버 동작의 구체적 모델링이다 또한 대역할당 알고리즘에 수반되는 호 수락 제어조건도 도출 함으로써 수용된 모든세션들의 결정적 지연성능품질이 보장될수 있도록 하였다 가중치 값은 고정된 값이 아니고 망 노드의 상태에 따라 역동적으로 튜닝 되도록 정의되었으며 이로써 대역폭 사용의 사용의 효율성이 중대되는 특성을 갖는다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권4호
• /
• pp.383-393
• /
• 2000

공유 메모리 다중처리기 시스템에서 거짓 공유는 서로 다른 처리기에 의해 참조되는 데이타객체들이 동일한 일관성 유지 블록에 공존하기 때문에 발생하는 현상으로 메모리 일관성 유지비용을 증가시키는 주요 원인이다. 본 논문에서는 주 처리기가 공유 데이타 객체를 총괄하여 할당하는 병렬 응용들을 대상으로 거짓 공유를 감소시켜 주는 새로운 메모리 할당 기법을 제시한다. 제시한 기법에서는 일단 공유객체를 임시 주소공간에 할당한 다음, 나중에 각 객체를 처음으로 참조한 처리기의 주소공간으로 정식 배치한다. 이렇게 함으로써 각 객체를 요청한 처리기별로 별도의 페이지에 각 객체가 할당되며, 서로 다른 처리기에서 요구한 데이타 객체들이 동일 공유 페이지에 섞이지 않게 된다. 본 기법의 효용성을 검증하기 위해 실제 병렬 응용을 사용하여 실행-기반 시뮬레이션을 수행하였다. 실험 결과 제시한 기법은 적은 오버헤드로 기존의 기법들에 비해 거짓 공유 현상을 적게 유발한다는 것을 확인하였다

• 정보처리학회논문지A
• /
• 제8A권3호
• /
• pp.245-252
• /
• 2001

멀티컴퓨터 시스템은 많은 연산 노드들을 이용함으로써 높은 성능을 얻는다. 다차원 매쉬(mash)는 단순함과 효율성 때문에 멀티컴퓨터 구조로 널리 이용되었다. 본 논문은 3차원 토러스(torus) 시스템을 위한 최초 적합(first-fit) 방법에 기반한 효율적인 프로세서 할당 알고리즘을 제안한다. 이 알고리즘은 CST(Coverage Status Table)을 이용하여 3차원 정보를 2차원 정보로 변형하므로써 프로세서 할당 시간을 최소화 한다. 종합적인 컴퓨터 시뮬레이션 결과는 제안한 방법이 최적 적합(best-fit)에 기반한 기존 방법들과 비교해서 프로세서 이용률은 비슷하면서, 프로세서 할당 시간이 항상 짧다는 것을 보여준다. 성능 차이는 입력 부하가 증가함에 따라 더욱 두드러진다. 다른 스케줄링 환경상에서 제안된 방법의 성능을 조사하기 위해서, 전형적인 FCFS 스케줄링 기법과 함께 non-FCFS 스케줄링 기법도 연구된다.

• 인터넷정보학회논문지
• /
• 제8권1호
• /
• pp.133-142
• /
• 2007

대용량 데이터베이스의 처리 기술은 오늘날과 같은 정보 사회에서 가장 중요한 기술 중 하나이다. 이 대용량의 정보들은 지역적으로 분산되어 있어 분산처리의 중요성을 더욱 부각시키고 있다. 전송 기술과 데이터 압축 기술의 발전은 대용량 데이터베이스의 처리 속도를 높히기 위한 필수 기술이다. 그러나 이 기술들의 효과를 극대화하기 위하여 각각의 task에서 필요한 실행시간, 그 task로부터 생성되는 데이터량 및 그 생성된 데이터를 이용한 연산을 위해 다른 processor나 컴퓨터로 이동할 때 필요한 전송 시간 등을 고려하여야 한다. 본 논문에서는 대용량 분산 데이터베이스의 처리를 최적화하기 위하여 dataflow 기법을 사용하였으며 그 처리 방법으로 vertically layered allocation scheme을 사용하였다. 이 방법의 기본 개념은 processor간 communication time을 고려하여 각 process들을 재배치하는 것이다. 본 논문은 또한 이 기술의 실현을 위해 각 process의 실행시간과 출력 데이터의 크기 및 그 전송시간을 예상할 수 있는 모델을 제시하였다.

• 한국정보처리학회논문지
• /
• 제7권4호
• /
• pp.1082-1091
• /
• 2000

In Distributed Shared Memory systems, false sharing occurs when two different data items, not shared but accessed by two different processors, are allocated to a single block and is an important factor in degrading system performance. The paper first analyzes shared memory allocation and reference patterns in parallel applications that allocate memory for shared data objects using a dynamic memory allocator. The shared objects are sequentially allocated and generally show different reference patterns. If the objects with the same size are requested successively as many times as the number of processors, each object is referenced by only a particular processor. If the objects with the same size are requested successively much more than the number of processors, two or more successive objects are referenced by only particular processors. On the basis of these analyses, we propose a memory allocation scheme which allocates each object requested by different processors to different pages and evaluate the existing memory allocation techniques for reducing false sharing faults. Our allocation scheme reduces a considerable amount of false sharing faults for some applications with a little additional memory space.

• 정보처리학회논문지A
• /
• 제12A권2호
• /
• pp.117-126
• /
• 2005

대규모 멀티컴퓨터 시스템에서 단편화를 줄일 수 있는 적응성 있는 프로세서 할당 기법을 제안한다. 큰 크기의 서브메쉬 할당을 요구하는 작업들의 개수가 적을 경우에도 나머지 작업들의 대기 큐의 지연시간이 증가할 수 있다. 이런 상황에서 할당이 불가능한 기존의 기법들과 달리, L-모양 서브메쉬를 할당할 수 있으며, 할당 가능한 L-모양 서브메쉬를 효율적으로 탐색하는 알고리즘을 개발하였다. 그러므로 FCFS로 스케쥴링되어도, 대기 큐의 지연시간을 줄임으로써 평균응답시간을 줄일 수 있다. 시뮬레이션 결과를 통해서 제안하는 기법이 외부 단편화, 작업응답시간, 그리고 시스템의 활용도 면에서 다른 기법들보다 우수함을 보인다.

• 한국정보처리학회논문지
• /
• 제6권2호
• /
• pp.497-511
• /
• 1999

최근 많은 명령어 수준 병렬 처리 기술들이 개발되면서 ILP 프로세서 성능이 급격히 증가하고 있다. 특히, 새로운 기술로 주목 받고 있는 EPIC(Explicitly Parallel Instruction Computing) 아키텍쳐는 조건실행 (Predicated Execution)과 투기적실행(Speculative execution)을 하드웨어와 접목하여 성능 향상을 시도하고 있다. 본 논문에서는 EPIC 아키텍쳐의 특성을 최대로 활용하여 코드 스케줄 가능성을 높이는 새로운 레지스터 할당 알고리듬을 제안한다. 그리고, 제안된 레지스터 할당 알고리듬은 조건실행의 적용으로 인하여 더욱 효율을 높일 수 있음을 실험을 통하여 입증한다. 실험 결과 기존의 레지스터 할당 방법에 비하여 평균 19%의 성능 향상을 보임으로써 제안된 레지스터 할당 방법이 효과적임을 검증한다.

• 전자공학회논문지CI
• /
• 제40권6호
• /
• pp.9-21
• /
• 2003

본 논문에서는 메쉬 구조 다중컴퓨터 시스템의 성능을 향상시킬 수 있는 새로운 서브메쉬 할당방법을 제안한다. 이 할당방법의 특징은 가용 서브메쉬의 탐색시간과 외적단편화로 인한 서브메쉬의 할당지연을 최소화함으로써 태스크의 대기시간을 줄이는 것이다. 이 할당방법은 가용 서브메쉬를 유형(정방형, 가로 직사각형, 세로 직사각형)에 따라 분류하고, 태스크와 동일한 유형별 가용 서브메쉬 리스트에서 최적의 서브메쉬를 찾아 할당함으로써 서브메 쉬 탐색시간을 줄인다. 또한 외적단편화로 인해 서브메쉬의 할당지연이 발생하면할당 서브메쉬에서 수행중인 태스크를 다른 가용 서브메쉬에 재배치하고, 프로세서 단편을 통합하여 할당함으로써 서브메쉬의 할당지연을 최소화한다. 시뮬레이션을 통하여 서브메쉬 탐색시간을 줄이는 방법보다 외적단편화로 인한 서브메쉬의 할당지연을 줄이는 방법이 태스크의 대기시간을 단축하는데 더 효과적임을 보인다. 그리고 제안한 할당방법이 시스템의 성능 향상 면에서 기존의 할당방법들보다 우수함을 보인다.

• 정보처리학회논문지A
• /
• 제18A권6호
• /
• pp.265-270
• /
• 2011

다양한 영역에서32비트 명령어 기반 마이크로프로세서의 사용이 일반화되고 있지만, 임베디드 시스템 환경에서는 여전히 16비트 명령어 기반 프로세서가 널리 사용되고 있다. 인텔 8086, 80286 및 모토로라 68000, 그리고 에이디칩스의 AE32000과 같은 프로세서들이 그 대표적인 예이다. 그러나, 16비트 명령어들은 32비트 명령어보다 그 크기로 인해 상대적으로 낮은 표현력을 가지고 있어 동일한 기능을 구현하는데 32비트 명령어 기반 프로세서에 비해 많은 명령어를 수행해야 한다는 문제점을 가지고 있다. 실행 명령어 수는 프로세서의 실행 성능과 밀접한 관련을 가지므로 16비트 명령어셋의 표현력을 향상시켜 성능 저하 문제를 해결할 필요성이 있다. 본 논문에서는 기존의 그래프 컬러링 기반 레지스터 할당(Graph-coloring based Register Allocation) 알고리즘을 보완한 페어 레지스터 할당(Pair Register Allocation) 알고리즘을 제안하고, 이를 통한 성능 분석 결과 및 추후 연구 방향을 제시하고자 한다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권2호
• /
• pp.96-102
• /
• 2014

The embedded processor market has grown rapidly and consistently with the appearance of mobile devices. In an embedded system, the power consumption and execution time are important factors affecting the performance. The system performance is determined by both hardware and software. Although the hardware architecture is high-end, the software runs slowly due to the low quality of codes. This study compared the performance of two major compilers, LLVM and GCC on a32-bit EISC embedded processor. The dynamic instructions and static code sizes were evaluated from these compilers with the EEMBC benchmarks.LLVM generally performed better in the ALU intensive benchmarks, whereas GCC produced a better register allocation and jump optimization. The dynamic instruction count and static code of GCCwere on average 8% and 7% lower than those of LLVM, respectively.