• 전기전자학회논문지
• /
• 제4권2호
• /
• pp.212-224
• /
• 2000

본 논문에서는 영상 응용프로그램의 처리 속도를 향상하기 위한 병렬처리 시스템을 제안한다. 병렬처리 시스템은 Pipelined SIMD 구조를 갖고 있으며, 다수개의 처리기와 다중접근 기억장치로 구성된다. 다중접근 기억장치는 메모리 모듈들과 메모리 제어부로 구성되며, 메모리 제어부는 메모리 모듈 선택 모듈, 데이터 라우팅 모듈, 그리고 주소 계산 및 라우팅 모듈로 구성되어 있으며, 블록, 행, 그리고 열 내의 데이터를 동시에 접근할 수 있는 기능을 제공한다. 제안한 병렬처리 시스템을 검증하기 위해서 형태학적 필터를 적용하여 기능 검증 및 처리속도를 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(4)
• /
• pp.127-130
• /
• 2000

This paper proposes a low-Power DDC(Digital Down Converters) architecture for IF(Intermediate frequency) signal processing. It is shown that concept of conventional interpolated FIR filters can be expanded to IIR filters for DDC applications. Also in the paper, power dissipations for the proposed architecture and conventional ones are estimated.

• 대한전기학회논문지
• /
• 제40권8호
• /
• pp.836-844
• /
• 1991

PLC(programmable logic controller) system is widely used for the control of factory. PLC system receives ladder diagram which is drawn by the user to implement hardware logic, converts the ladder diagram into sequence program which is executable in the PLC system, and executes the sequence program indefinitely unless user breaks. The sequence program processes the data of on/off signal, and endures 1 scan delay and missing of pulse-type signal shorter than a scan time. So, data dependency doesn't exist. By applying theis characteristics to multiprocessor architecture, we design parellel PLC functionally and evaluate performance upgrade. Parallel PLC consists of central processing module, N general processing unit, and a shared memory by master-slave type. Each module executes allocated sequence program by the control of central processing module. We can expect performance upgrade by parallel processing, and reliability by relocation of sequence program when error occurs in processing module.

• 전자공학회논문지C
• /
• 제35C권3호
• /
• pp.59-68
• /
• 1998

This paper propose a hardware architecure of multimediasysgem for integrated processing of the multimedia data such as audio and video, and describes on the design and implementation of multimedia integrated processing Unit. The unit comprises most commonly needed multimedia processing function for computer-based video conference: audio-visual datacapture, playback, compression, decompression as well as interleaving/disinterleaving of compressed audio-visual data. The proposed architecture minimizes the CPU overhead that might be caused by multimedia data processing and assures the fluent data flow among system components. Also, this unit is tested and analyzed under the computer-based video conference to confirm the multimedia unit of proposed architecture using communication protocol and application software through Ethernet and FDDI (Fiber Distributed Data Interface) networks.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제11권3호
• /
• pp.197-203
• /
• 2011

Personal Identifiable Information (PII) is considered information that identifies or can be used to identify, contact, or locate a person to whom such information pertains or that is or might be linked to a natural person directly or indirectly. In order to recognize such data processed within information and communication technologies such as PII, it should be determined at which stage the information identifies, or can be associated with, an individual. For this, there has been ongoing research for privacy protection mechanism to protect PII, which now becomes one of hot issues in the International Standard as privacy framework and privacy reference architecture. Data processing flow models should be developed as an integral component of privacy risk assessments. Such diagrams are also the basis for categorizing PII. The data processing flow may not only show areas where the PII has a certain level of sensitivity or importance and, as a consequence, requires the implementation of stronger safeguarding measures. This paper propose a standard format for satisfying the ISO/IEC 29100 "Privacy Framework" and shows an implementation example for privacy reference architecture implementing privacy controls for the processing of PII in information and communication technology.

• 한국멀티미디어학회논문지
• /
• 제7권8호
• /
• pp.1170-1182
• /
• 2004

본 논문에서는 3단계 블록 매칭 알고리즘을 위한 새로운 4-경로 파이프라인 구조를 제안한다. 4-경로 파이프라인 구조를 위하여 현재 블록과 탐색 영역을 각각 4개의 부영역으로 분할하여 병렬처리하는 방법을 개발하였다. 4개의 부영역으로부터 메모리 접근의 충돌 없이 픽셀 데이터를 동시에 읽어 들이기 위한 메모리 분할 방법을 개발하였다. 제안된 구조는 C언어와 VHDL로 설계하여 시뮬레이션을 수행하였다. 실험 결과에 의하면 제안된 구조는 실시간 모션 추정 응용에 사용될 수 있는 높은 성능을 얻을 수 있었다.

• 한국전산유체공학회지
• /
• 제17권2호
• /
• pp.35-41
• /
• 2012

This paper presents incompressible Navier-Stokes solution algorithm for 2D Free-surface flow problems on the Cartesian mesh, which was implemented to run on Graphics Processing Units(GPU). The INS solver utilizes the variable arrangement on the Cartesian mesh, Finite Volume discretization along Constrained Interpolation Profile-Conservative Semi-Lagrangian(CIP-CSL). Solution procedure of incompressible Navier-Stokes equations for free-surface flow takes considerable amount of computation time and memory space even in modern multi-core computing architecture based on Central Processing Units(CPUs). By the recent development of computer architecture technology, Graphics Processing Unit(GPU)'s scientific computing performance outperforms that of CPU's. This paper focus on the utilization of GPU's high performance computing capability, and presents an efficient solution algorithm for free surface flow simulation. The performance of the GPU implementations with double precision accuracy is compared to that of the CPU code using an representative free-surface flow problem, namely. dam-break problem.

• 정보처리학회논문지D
• /
• 제11D권5호
• /
• pp.1143-1148
• /
• 2004

분산 애플리케이션을 위한 다계층 모델 또는 분산 아키텍처를 개발하기 위해서는 웹디자이너와 페이지 작성가의 역할 분리, 엔터티 정의와 사용에 대한 고려, 데이터베이스 연결 및 관리, 트랜잭션 처리 둥 여러 가지 사항을 고려하여야 한다. 본 논문에서는 분산 애플리케이션 개발시 여러 고려사항에 대한 해결책으로 웹 계층 오브젝트 모델링 방법을 사용하는 DONSL(Data Server of Non SQL-Query) 아키텍처를 제안한다. 이 아키텍처는 트랜잭션 처리를 지원하고 웹 계층과 DBMS 사이에는 질의 로직을 단순화하는 방법을 통해 성능을 보장하는 구조이다. 제안한 개념적인 프레임웍은 각 계층(tier)의 작업을 단순화시키고 엔터티와 DAO(Data Access Object)를 제거시킴으로서 중대규모 사이트 구현을 용이하게 하는 방법을 제공한다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2014년도 추계학술대회
• /
• pp.245-246
• /
• 2014

This paper suggests the navigation information display system which is based on augmented reality technology and especially focuses on image analysis technology. Navigator has to always confirm the information from marine electronic navigation devices and then they compare with the view of outside targets of the windows. During this 'head down' posture, they feel uncomfortable and sometimes it cause near-accidents such as collision or missing objects, because he or she cannot keep an eye on the front view of windows. Augmented reality can display both of information of virtual and real in a single display. Therefore we tried to adapt the AR technology to help navigators and have been studied and developed image pre-processing module as a previous research already. To analysis the outside view of the bridge window, we have extracted navigational information from the camera image by using image processing. This paper mainly describes about recognizing ship feature by haar-like feature and filtering region of interest area by AIS data, which are to improve accuracy of the image analysis.

• 한국정보처리학회논문지
• /
• 제5권4호
• /
• pp.873-882
• /
• 1998

현재 병렬 데이타베이스 컴퓨터가 광범위하고 성공적으로 활용되고 있다. 이의 구조로는 주기억 장치와 디스크를 공유하지 않는 구조, 두가지를 모두 공유하는 구조, 디스크만을 공유하는 구조, 그리고 절충형 구조 등의 네가지 구조가 있다. 이 논문에서는 데이타베이스 컴퓨터 구조의 성능을 비교 분석하기 위하여 데이타베이스 컴퓨터 구조를 추상적인 모형으로 정의하고, 각각의 모형에 대하여 절충형 해쉬 조인 연산의 수행시간을 수식화한 성능식을 구하여 여러 가지 데이타베이스 컴퓨터 구조 모형의 수행시간을 비교 분석한다.