• 제목/요약/키워드: power-delay product

검색결과 79건 처리시간 0.022초

제조업체의 파워원천별 영업정책이 대리점의 판매의지에 미치는 영향에 관한 연구 (A Study on the Impacts of Manufacture's Sales Policy of Each Power Source on Sales Will by Agency)

  • 이한일;박종오
    • 경영과정보연구
    • /
    • 제29권3호
    • /
    • pp.23-50
    • /
    • 2010
  • 본 연구는 제조업체의 파원원천에 나타난 영업정책을 이용하여 지역판매 대리점의 판매의지에 미치는 영향에 관한 연구로써 제조업체와 대리점 간의 상생을 위한 영업정책을 개발하기 위한 것이다. 지역판매 대리점 관점에서의 판매의지란 "제조업체와 지역소매점을 연결하는 유통경로 상에 있는 지역판매 대리점이 제조업체에 대한 신뢰를 바탕으로 제조업체가 공급하는 제품 또는 서비스에 대하여 지역 소매상에 팔고자 하는 일방적인 의지와 사업의 지속여부의 정도를 나타내는 것"을 말한다. 본 연구 결과, 대리점 경영자들은 판매의지가 높고, 월매출액이 높으며 직원이 많은 대리점일수록 그렇지 못한 다른 대리점보다 판매의지가 상대적으로 높게 나타나는 것을 알 수 있었다. 특히 파워원천별 영업정책을 이용한 각각의 가설 검증 결과는 첫째, 보상적 파워로써 점주 판촉물의 지원, 영업활동의 지원 등이 판매의지에 유의적인 영향을 나타났다. 둘째, 강권적 파워 중에서 마진폭 인하, 상대적인 마진폭, 여신한도의 축소 등이 불만의 요소로 작용하여 판매의지에 부(-)의 영향을 주는 것으로 나타나 가설이 부분적으로 채택되었다. 셋째, 준거적 파워로써 광고지원, 지역독점력 보장, 관련업계 선도자와 거래, 회사에 대한 신뢰 형성에 필요한 영업정책들이 가장 유의한 영향으로 나타났다. 넷째, 전문적 파워인 상품의 적기공급 지연, 본사 영업사원의 상품에 대한 지식 등이 판매의지에는 유의적인 영향관계가 있는 것으로 나타났다. 이는 대리점의 평균 영업연수가 3년 이상이 약 70%를 차지하고 있어 대리점의 영업스킬이 상당히 수준으로 일상적인 영업정책지원은 만족도와 판매의지에 영향을 주지 못하는 것으로 나타났다.

  • PDF

4Ghz 고성능 CPU 위한 캐시 메모리 시스템 (Cache memory system for high performance CPU with 4GHz)

  • 정보성;이정훈
    • 한국컴퓨터정보학회논문지
    • /
    • 제18권2호
    • /
    • pp.1-8
    • /
    • 2013
  • 본 논문에서는 4Ghz의 빠른 클럭 속도의 CPU에 적합한 고성능 L1 캐시 메모리 구조를 제안한다. 제안된 캐시 메모리는 빠른 접근 시간을 위한 직접사상 캐시와 시간적 지역성을 고려한 2-way 연관사상 버퍼 그리고 버퍼 선택 테이블로 구성된다. 빠른 접근 시간을 보장하는 직접사상 캐시는 가장 최근 접근한 데이터를 저장하게 된다. 만약에 직접사상 캐쉬로부터 추출되는 데이터가 다시 참조되어질 높은 확률을 가지는 데이터이면 그 데이터들은 2-웨이 연관사상 버퍼로 선택적으로 저장되어 진다. 그리고 고성능과 저전력의 효과를 높이기 위하여 2-웨이 연관사상 버퍼중 하나의 웨이만 선택적으로 먼저 접근되어지며, 이러한 동작은 버퍼 선택 테이블에 의해 선택된다. 시뮬레이션 결과에 따르면, 에너지 소비와 평균 메모리 접근 시간을 고려한 에너지$^*$지연시간에서 두배 이상의 크기를 가지는 직접사상 캐시, 4-웨이 연관사상 캐시 그리고 희생 캐시에 비해 각각 45%, 70% 그리고 75%의 성능향상을 이루었다.

고성능 $I^2L$을 위한 새로운 제작공정 (A New Process for a High Performance $I^2L$)

  • 한철희;김충기;서광석
    • 대한전자공학회논문지
    • /
    • 제18권1호
    • /
    • pp.51-56
    • /
    • 1981
  • 양호한 특성의 I2L 구조를 구현하기 위한 새로운 공정을 제안하였다. 이 구조에서는, extrinsic base 의 불순물 농도가 높으며, 또한 collector는 불순물 농도가 낮은 intrinsic base와 self align된다. 제안한 공정에서는 spin-on source를 확산원으로 사용하였고, mask 단계를 줄이기 위하여 열처리로 단단해진 spin-on source를 확산 mask로 사용하였다. 이 공정에 의하여 13단 ring oscil-lator를 포함한 시험소자를 6.5μm의 epi 충을 갖는 n/n+ silicon wafer 상에 제작하였다. 제작한 시험소자의 특성은, collector가 세 개인 I2L의 경우 npn transistor의 상향 전류이득은 최대치가 8이었으며, collector가 하나인 I2L의 속도전력적과 최소 전달 지연시간은 각각3.5 pJ과 50ns 이었다.

  • PDF

HSS 기반의 고속 LDPC 복호기 FPGA 설계 (A FPGA Design of High Speed LDPC Decoder Based on HSS)

  • 김민혁;박태두;정지원
    • 한국전자파학회논문지
    • /
    • 제23권11호
    • /
    • pp.1248-1255
    • /
    • 2012
  • 본 논문에서는 DVB-S2에 제시된 LDPC 복P호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구 하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬 처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산 방식을 제안하였고, 최적의CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

전류모드 CMOS 4치 논리회로를 이용한 고성능 곱셈기 설계 (Design of a High Performance Multiplier Using Current-Mode CMOS Quaternary Logic Circuits)

  • 김종수;김정범
    • 전기전자학회논문지
    • /
    • 제9권1호
    • /
    • pp.1-6
    • /
    • 2005
  • 본 논문에서는 CMOS 다치 논리회로를 이용한 고성능 곱셈기를 제안하였다. 이 곱셈기는 Modified Baugh-Wooley 곱셈 알고리즘과 전류모드 4치 논리회로를 적용하여 트랜지스터의 수를 감소시키고 이에 따른 상호연결 복잡도를 감소시켜 곱셈기 성능을 향상시켰다. 제안한 회로는 전압모드 2진 논리신호를 전류모드 4치 논리신호로 확장하는 동시에 부분 곱을 생성하고 4치 논리 가산기를 통해 가산을 수행 후 전류모드 4치-2진 논리 변환 디코더를 이용하여 출력을 생성한다. 이와 같이 곱셈기의 내부는 전류모드 4치 논리로 구성하였으며 입출력단은 전압모드 2진 논리회로의 입,출력을 사용함으로써 기존의 시스템과 완벽한 호환성을 갖도록 설계하였다. 이 곱셈기는 6.1mW의 소비전력과 4.5ns의 전달지연을 보였으며, 트랜지스터 수는 두 개의 비교 대상 회로에 비해 60%, 43% 노드 수는 46%, 35% 감소하였다. 설계한 회로는 3.3V의 공급전원과 단위전류 5uA를 사용하여, 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, HSPICE를 사용하여 그 타당성을 입증하였다.

  • PDF

Near-Optimal Low-Complexity Hybrid Precoding for THz Massive MIMO Systems

  • Yuke Sun;Aihua Zhang;Hao Yang;Di Tian;Haowen Xia
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제18권4호
    • /
    • pp.1042-1058
    • /
    • 2024
  • Terahertz (THz) communication is becoming a key technology for future 6G wireless networks because of its ultra-wide band. However, the implementation of THz communication systems confronts formidable challenges, notably beam splitting effects and high computational complexity associated with them. Our primary objective is to design a hybrid precoder that minimizes the Euclidean distance from the fully digital precoder. The analog precoding part adopts the delay-phase alternating minimization (DP-AltMin) algorithm, which divides the analog precoder into phase shifters and time delayers. This effectively addresses the beam splitting effects within THz communication by incorporating time delays. The traditional digital precoding solution, however, needs matrix inversion in THz massive multiple-input multiple-output (MIMO) communication systems, resulting in significant computational complexity and complicating the design of the analog precoder. To address this issue, we exploit the characteristics of THz massive MIMO communication systems and construct the digital precoder as a product of scale factors and semi-unitary matrices. We utilize Schatten norm and Hölder's inequality to create semi-unitary matrices after initializing the scale factors depending on the power allocation. Finally, the analog precoder and digital precoder are alternately optimized to obtain the ultimate hybrid precoding scheme. Extensive numerical simulations have demonstrated that our proposed algorithm outperforms existing methods in mitigating the beam splitting issue, improving system performance, and exhibiting lower complexity. Furthermore, our approach exhibits a more favorable alignment with practical application requirements, underlying its practicality and efficiency.

APPLICATION OF TIME-OF-FLIGHT NEAR INFRARED SPECTROSCOPY TO WOOD

  • Tsuchikawa, Satoru;Tsutsumi, Shigeaki
    • 한국근적외분광분석학회:학술대회논문집
    • /
    • 한국근적외분광분석학회 2001년도 NIR-2001
    • /
    • pp.1182-1182
    • /
    • 2001
  • In this study, the newly constructed optical measurement system, which was mainly composed of a parametric tunable laser and a near infrared photoelectric multiplier, was introduced to clarify the optical characteristics of wood as discontinuous body with anisotropic cellular structure from the viewpoint of the time-of-flight near infrared spectroscopy (TOF-NIRS). The combined effects of the cellular structure of wood sample, the wavelength of the laser beam λ, and the detection position of transmitted light on the time resolved profiles were investigated in detail. The variation of the attenuance of peak maxima At, the time delay of peak maxima Δt and the variation of full width at half maximum Δw were strongly dependent on the feature of cellular structure of a sample and the wavelength of the laser beam. The substantial optical path length became about 30 to 35 times as long as sample thickness except the absorption band of water. Δt ${\times}$ Δw representing the light scattering condition increased exponentially with the sample thickness or the distance between the irradiation point and the end of sample. Around the λ=900-950 nm, there may be considerable light scattering in the lumen of tracheid, which is multiple specular reflection and easy to propagate along the length of wood fiber. Such tendency was remarkable for soft wood with the aggregate of thin layers of cell walls. When we apply TOF-NIRS to the cellular structural materials like wood, it is very important to give attention to the difference in the light scattering within cell wall and the multiple specular-like reflections between cell walls. We tried to express the characteristics of the time resolved profile on the basis of the optical parameters for light propagation determined by the previous studies, which were absorption coefficient K and scattering coefficient S from Kubelka-Munk theory and n from nth power cosine model of radiant intensity. The wavelength dependency of the product of K/S and n, which expressed the light-absorbing and -scattering condition and the degree of anisotropy, respectively, was similar to that of the time delay of peak maxima Δt. The variation of the time resolved profile is governed by the combination of these parameters. So, we can easily find the set of parameters for light propagation synthetically from Δt.

  • PDF

벤처기업의 부실요인에 대한 탐색적 연구 (Probe Study on the Failure Factors of Venture Companies)

  • 이훈;홍재범
    • 벤처창업연구
    • /
    • 제12권1호
    • /
    • pp.25-31
    • /
    • 2017
  • 본 연구는 벤처기업의 부실요인을 파악한 것이다. 이를 위해 기술보증기금에서 기술보증을 받은 벤처기업 중 최근 3개년 간 보증사고가 발생한 210개 기업을 대상으로 한 사례분석을 통하여 부실사유를 분석하였다. 부실사유 분석방법은 다음과 같다. 우선 기업의 재무자료를 활용하여 성장성과 수익성을 기준으로 4개의 유형을 분류하였다. 이후 사고기업의 보증사고발생보고서를 토대로 부실요인을 분석하였다. 보증사고발생보고서란 보증사고가 발생하면 기보에서 직접 기업을 방문하여 그 부실이 이르게 된 원인이나 향후 재기 가능성을 파악한 보고서이다. 분석결과, 374건의 부실요인들이 도출되었으며 벤처기업들이 부실화되어 사업실패에 이르는 가장 큰 이유로 관련 산업 또는 전반적인 경기악화(79건), 주요 납품처의 계획변경, 도산 등으로 수주 감소 취소(54건), 매출채권회수부진(31건), 가격경쟁, 주요 납품처의 요구 등에 따른 제품가격 동결 하락(24건), 국내 또는 해외 원자재의 가격 상승(21건) 등의 순으로 나타났다. 또한 본 연구에서 새롭게 도출된 부실요인으로 앞에서 주기로 표시한 주요 납품처와 관련된 Risk가 있으며 그 외에 일본원전 사고 개성공단 가동중단 소송 등 돌발 악재 발생, 기술개발사업화의 지연, 비효율적 관리로 고비용 저효율 구조 등이 있다.

  • PDF

내장형 시스템을 위한 에너지-성능 측면에서 효율적인 2-레벨 데이터 캐쉬 구조의 설계 (Energy-Performance Efficient 2-Level Data Cache Architecture for Embedded System)

  • 이종민;김순태
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제37권5호
    • /
    • pp.292-303
    • /
    • 2010
  • 온칩(on-chip) 캐쉬는 외부 메모리로의 접근을 감소시키며 빈번하게 접근되기 때문에 내장형 시스템의 성능과 에너지 소비 측면에서 중요한 역할을 한다. 본 논문에서는 내장형 시스템에 맞추어 설계된 2-레벨 데이터 캐쉬 메모리 구조를 제안하고자 한다. 레벨1(L1) 캐쉬의 구성으로 작은 크기, 직접시장(direct-mapped) 그리고 바로쓰기(write-through)를 채용한다. 대조적으로 레벨2(L2) 캐쉬는 보통의 캐쉬 크기와 집합연관(set-associativity) 그리고 나중쓰기(write-back) 정책을 채용한다. 결과적으로 L1 캐쉬는 빠른 접근 시간을 가지며 (한 사이클 이내) L2 캐쉬는 전체 캐쉬의 미스율(global miss rate)을 낮추는데 효과적이다. 작은 크기의 L1 데이터 캐쉬로 인한 증가된 캐쉬 미스율(miss rate)을 줄이기 위해 ECP(Early Cache hit Predictor)기법을 제안하였다. 제안된 ECP기법은 L1 캐쉬 히트 예측을 통해서 요청된 데이터가 L1 캐쉬에 있는지 예측할 수 있으며 추가적으로, ALU를 필요로 하지 않고 빠르게 유효주소(effective address)계산을 할 수 있다. 또한, 두 캐쉬 계층간 바로쓰기(write-through) 정책에서 오는 빈번한 L2 캐쉬 접근으로 인한 에너지 소비를 줄이기 위해 지정웨이 쓰기(one-way write) 기법을 제안하였다. 제안된 지정웨이 쓰기 기법을 이용하면 바로쓰기 정책으로 인한 L1 캐쉬에서 L2 캐쉬로의 쓰기 접근시 태그(tag) 비교 과정을 거치지 않고 하나의 지정된 웨이를 바로 접근할 수 있다. 사이클 단위 정확도의 시뮬레이터와 내장형 벤치마크를 이용한 실험 결과 본 논문에서 제안한 2-레벨 데이터 캐쉬 메모리 구조는 평균적으로 3.6%의 성능향상과 50%의 데이터 캐쉬 에너지 소비를 감소 시켰다.