• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.95-98
• /
• 2012

본 논문은 40 MHz에서 280 MHz 동작 주파수에서 32-phase clock을 출력하는 multiphase delay-locked loop (DLL)을 제안한다. 제안된 multiphase DLL은 고해상도의 1-bit delay를 위하여 matrix구조의 delay line을 사용한다. Delay line의 선형성을 향상시키기 위하여 matrix 입력단의 비선형성을 보정할 수 있는 기법이 사용된다. 설계된 multiphase DLL은 1.2 V supply를 이용하는 0.11-${\mu}m$ CMOS 공정에서 제작되었다. 125 MHz 동작 주파수에서 multiphase DLL의 DNL은 +0.51/-0.12 LSB 이하로 측정되었으며, input clock의 jitter가 peak-to-peak jitter가 12.9ps일 때 출력clock의 peak-to-peak jitter는 30 ps이다. 면적과 전력 소모는 각각 $480{\times}550{\mu}m^2$과 1.2 V 공급전압에서 9.6 mW이다.

• Journal of Power Electronics
• /
• 제12권5호
• /
• pp.715-722
• /
• 2012

New discrete time domain models for the peak current controlled (PCC) power LED drivers in continuous conduction mode include for the first time the effects of the time delay in the pulse-width-modulator. Realistic amounts of time delay are found to have significant effects on the average output LED current and on the critical inductor value at the boundary between the two conduction modes. Especially, the time delay can provide an accurate LED current for the PCC buck converter with a wide input voltage. The models can also predict the critical inductor value at the mode boundary as functions of the input voltage and the time delay. The overshoot of the peak inductor current due to the time delay results in the increase of the average output current and the reduction of the critical inductor value at the mode boundary in all converters. Experimental results are presented for the PCC buck LED driver with constant-frequency controller.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 1999년도 추계학술대회논문집
• /
• pp.131-140
• /
• 1999

Today freeway is experiencing a severe congestion with incoming or outgoing traffic through freeway ramps during the peak periods. Thus, the objectives of this study is to identify the traffic characteristics, analyze the relationships between the traffic characteristics and finally construct the delay predictive models on the ramp junctions of freeway with 70mph speed limit. From the traffic analyses, and model constructions and verifications for delay prediction on the ramp junctions of freeway, the following results were obtained: ⅰ) Traffic flow showed a big difference depending on the time periods. Especially, more traffic flows were concentrated on the freeway junctions in the morning peak period when compared with the afternoon peak period. ⅱ) The occupancy also showed a big difference depending on the time periods, and the downstream occupancy(Od) was especially shown to have a higher explanatory power for the delay predictive model construction on the ramp junction of freeway. ⅲ) The speed-occupancy curve showed a remarkable shift based on the occupancies observed ; Od < 9% and Od$\geq$9%. Especially, volume and occupancy were shown to be highly explanatory for delay prediction on the ramp junctions of freeway under Od$\geq$9%, but lowly for delay predicion on the ramp junctions of freeway under Od<9%. Rather, the driver characteristics or transportation conditions around the freeway were through to be a little higher explanatory for the delay perdiction under Od<9%. ⅳ) Integrated delay predictive models showed a higher explanatory power in the morning peak period, but a lower explanatory power in the non-peak periods.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.137-144
• /
• 2013

125 MHz 동작 주파수에서 32개의 다중 위상의 클럭을 출력하는 지연 고정 루프(DLL: delay-locked loop)를 제안한다. 제안된 다중 위상 지연 고정루프는 delay line의 differential non-linearity (DNL)를 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. 또한, $4{\times}8$ matrix delay line 입력 단의 네 지점에 공급되는 클럭의 위상을 보정함으로써 제안하는 지연 고정 루프의 integral non-linearity (INL)을 개선한다. 제안된 지연 고정 루프는 1.2 V의 공급전압을 이용하는 $0.11-{\mu}m$ CMOS 공정에서 제작하였다. 제작된 지연 고정 루프는 40 MHz에서 280 MHz의 동작 주파수 범위를 가지며, 125 MHz 동작 주파수에서 측정된 DNL과 INL은 각각 +0.14/-0.496 LSB, +0.46/-0.404 LSB이다. 입력 클럭의 peak-to-peak jitter가 12.9 ps일 때 출력 클럭의 측정된 peak-to-peak jitter는 30 ps이다. 제작된 고정 지연 루프의 면적과 전력 소모는 각각 $480{\times}550{\mu}m^2$과 9.6 mW이다.

• 한국항만학회지
• /
• 제14권2호
• /
• pp.175-185
• /
• 2000

Today freeway is experiencing a severe congestion with incoming or outgoing traffic through freeway ramps during the peak periods. Thus, the purpose of this study is to identify the traffic characteristics, analyze the relationships between the traffic characteristics and finally construct the delay predictive models on the rap junctions of freeway with 70mph speed limit. From the traffic analyses, and model construction and verification for delay prediction on the ramp junctions of freeway, the following results were obtained : ⅰ) Traffic flow showed a big difference depending on the time periods. Especially, more traffic flows were concentrated on the freeway junctions in the morning peak period. ⅱ) The occupancy also showed a big difference depending on the time periods, and the downstream occupancy(Od) was especially shown to have a higher explanatory power for the delay predictive model construction on the ramp junctions of freeway. ⅲ) The delay-occupancy curve showed a remarkable shift based on the occupancies observed : O$\_$d/〈9% and O$\_$d/$\geq$9%. Especially, volume and occupancy were shown to be highly explanatory for delay prediction on the ramp junctions of freeway under O$\_$d/$\geq$9%, but lowly for delay prediction on the ramp junctions of freeway under O$\_$d/〈9%. Rather, the driver characteristics or transportation conditions around the freeway were thought to be a little higher explanatory for the delay prediction under O$\_$d/〈9%. ⅳ) Integrated delay predictive models showed a higher explanatory power in the morning peak period, but a lower explanatory power in the non-peak periods.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.63-70
• /
• 2014

본 논문에서는 낮은 분주비의 분주기를 갖는 위상고정루프에 주파수 체배기를 이용하여 잡음 특성을 개선한 위상고정루프 클럭 발생기를 제안하였다. 전압제어발진기에서 각 지연단의 지연 정도를 지연변화-전압 변환기를 이용하여 전압의 형태로 출력한다. 평균값 검출기를 이용하여 지연변화-전압 변환기 출력 전압의 평균값을 만들어 지연단의 위상 흔들림을 제어하는 전압으로 인가하여 지터를 줄일 수 있다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션은 출력 신호의 peak-to-peak 지터값은 11.3 ps이었다.

• 한국통신학회논문지
• /
• 제37권5B호
• /
• pp.365-369
• /
• 2012

동기식 고속 광전송망에서 망간 delay보상을 통한 동기제어는 매우 중요하다. 본 연구에서는 광선로의 길이에 따른 time delay를 보상하기 위하여 Rayleigh 산란광을 이용한 OTDR방식의 delay 측정장치를 제작하여 평균화 횟수와 광펄스의 peak power에 따른 파형변화를 관찰하고 기존에 활용되고 있는 방식과의 정확도에 대한 비교측정을 통해 실제 시스템에 적용타당성에 대한 검증실험을 실시한 결과 최대 0.06usec 이내의 측정오차와 0.021usec의 측정표준편차로서 이동통신 광중계기와 기지국 장비간 delay 제어에 적용이 가능함을 확인하였다.

• Corrosion Science and Technology
• /
• 제21권2호
• /
• pp.158-169
• /
• 2022

The objective of this study was to investigate the electrochemical behavior and damage degree of metal surface under different conditions by performing a potentiodynamic polarization experiment using an electropolishing solution for UNS S31603 based on initial delay time and surface roughness (parameters). A second anodic peak occurred at initial delay time of 0s and 100s. However, it was not discovered at 1000s and 3600s. This research referred to an increase in current density due to hydrogen oxidation reaction among various hypotheses for the second anodic peak. After the experiment, both critical current density and corrosion current density decreased when the initial delay time (immersion time) was longer. As a result of surface analysis, characteristics of the potentiodynamic polarization behavior were similar with roughness, although the degree of damage was clearly different. With an increase in surface roughness value, the degree of surface damage was precisely observed. As such, electrochemical properties were different according to the immersion time in the electropolishing solution. To select electropolishing conditions such as applied current density, voltage, and immersion time, 1000s for initial delay time on the potentiodynamic polarization behavior was the most appropriate in this experiment.

• 한국항행학회논문지
• /
• 제7권2호
• /
• pp.141-148
• /
• 2003

본 논문에서는 미상 디지털 통신 신호의 심볼율을 검출하기 위한 기술들을 소개하고 그 성능을 비교해 본다. 심볼율은 delay and multiplier, square law 또는 Hilbert 변환을 이용한 방법 등의 회로를 통과한 신호의 전력스펙트럼 밀도에서 검출해 낼 수 있다. 이러한 회로들을 통과한 신호를 이산 푸리에 변환(discrete Fourier Transform) 한 결과에서 많은 스펙트럼 라인과 복수개의 피크(peak)가 검출되고 그 중 첫 번째 피크가 심볼율을 나타내는 주파수에 위치하게 된다. 만약 해당 심볼율이 아닌 다른 주파수상의 스펙트럼 라인의 값이 첫 번째 피크보다 크다면 심볼율은 잘못 검출될 것이다. 그러므로 첫 번째 피크의 값과 가장 큰 주변 스펙트럼 라인의 값의 비를 이용하여 심볼율 검출기의 성능을 비교하였다. MPSK 변조 방식에서는 -20dB 이하의 Es/N0에서는 delay and multiplier가 가장 우수한 성능을 보였고 -20dB 이상의 Es/N0에서는 Hilbert 변환 방식이 더 좋은 성능을 나타내었다. 또한 QAM 변조 방식에서 delay and multiplier 회로는 낮은 Es/N0에서는 심볼율을 검출할 수 없으며 square law 방식은 MPSK 변조 방식에서 보다 우수한 성능을 나타내었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.481-482
• /
• 2011

New discrete time domain models for the peak current controlled (PCC) power LED drivers in continuous conduction mode include for the first time the effects of time delay in the pulse-width-modulator. Realistic amounts of time delay are found to have significant effects on the average output LED current and on the critical inductor value at the boundary between two conduction modes. Especially, the time delay can provide an accurate LED current for the PCC buck converter with a wide input voltage. The models can also predict the critical inductor values at the mode boundary as functions of the input voltage and the time delay.