• 방송공학회논문지
• /
• 제16권1호
• /
• pp.144-154
• /
• 2011

본 논문에서는 고속, 저전력 비디오 부호화에 적합한 변환영역 Wyner-Ziv 분산비디오부호화기를 더욱 고속화하기 위한 병렬처리 방법을 제안한다. 기존의 변환영역 Wyner-Ziv 분산비디오부호화 방법은 양자화 된 변환계수를 비트플레인 단위로 분해한 후 비트플레인별로 순차적으로 LDPCA 채널코드로 부호화함에 따라 전체 부호화 연산량에서 LDPCA 부호화가 평균적으로 60% 정도 차지하였고, 이러한 복잡도는 고비트율로 부호화 할수록 더욱 증가하였다. 본 논문에서는 이런 분산비디오부호화 방법의 복잡도 문제를 개선하기 위해 여러 개의 비트플레인들을 하나의 메시지묶음으로 묶어서 한 번의 연산으로 여러 개의 데이터를 동시에 고속 LDPCA 채널코드 부호화하는 병렬화 방법을 제안한다. 이를 통해 기존의 순차적 방법에 비해 저비트율에서는 8배, 고비트율에서는 55배까지 LDPCA 채널코드 부호화 속도를 향상시켰다. 결과적으로 전체 변환영역 Wyner-Ziv 분산비디오부호화에서 LDPCA 채널코드 부호화의 상대적인 복잡도 비율을 평균 9%까지 낮출 수 있었으며, Wyner-Ziv 영상의 부호화 속도도 QCIF 크기 영상을 2.5GHz 속도의 CPU를 가진 PC환경에서 GOP 길이가 64인 경우 초당 700 ~ 2,300장을 부호화 할 수 있음을 확인했다. 제안 방법은 LDPCA를 사용하는 화소영역 Wyner-Ziv 분산비디오부호화에도 적용 가능하여 고속의 부호화가 요구되는 다양한 응용에 활용이 기대된다.

• 한국통신학회논문지
• /
• 제41권2호
• /
• pp.163-171
• /
• 2016

고속으로 주행하는 열차의 정확한 위치를 차상에서 검지하기 위해서는 지상에 설치된 트랜스폰더 태그로부터 위치정보를 정확하고 신속하게 수신하는 것이 필수적이다. 본 논문에서는 고속용으로 개발중인 트랜스폰더시스템의 텔레그램 적용을 위해 텔레그램 복호화(decoding) 속도를 개선하기 위한 병렬 디스크램블링 기법을 제안하였다. 텔레그램은 유저 데이터를 스크램블링(scrambling)하는 부호화(encoding) 과정을 거쳐 트랜스폰더 태그에 저장되므로, 트랜스폰더 리더가 유저 데이터를 복호화(decoding)하는 과정에서 디스크램블링(descrambling)이 필수적이다. 본 논문에서는 디스크램블링 시프트 레지스터 회로 구조 분석을 통해 텔레그램의 병렬 디스크램블링 기법을 제안하고, 제안된 기법을 사용할 경우 기존 방식에 비해 필요 클락 수를 현저히 낮출 수 있음을 보였다.

• 한국멀티미디어학회논문지
• /
• 제2권4호
• /
• pp.378-389
• /
• 1999

분산 실시간 시스템에서 타스크들은 여러 개의 서브 타스크들로 분할되어지고 그들의 실시간 특성들에 따라 병렬로 실행되지만, 이러한 서브 타스크들의 마감시간 분실을 최소화하면서 타스크 마감시간을 서브 타스크에 할당하는 최적의 해를 얻기란 어렵다. 본 논문에서는 주기적 타스크들의 통신시간과 수행시간을 이용해서 각 서브 타스크들의 속성에 따라 마감시간을 할당하는 알고리즘을 제시한다. 또한, 처리기들간의 통신시간을 고려한 처리기 사상 알고리즘과 서브 타스크들간의 통신시간을 개선하기 위해 동일한 처리기에 할당하는 효율적인 중복 알고리즘을 제시한다 결과적으로 FUTD(Fully connected, Unbounded Task Duplication) 알고리즘에 효율적인 실시간 특성을 적용함으로써 IPC(Inter-Processor Communication) 시간을 줄이고 유휴 처리기를 이용해서 평균 처리기 이용률을 개선하였다

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.91-97
• /
• 2000

정보통신의 눈부신 발달과 인터넷의 급격한 확산으로 현대 네트워크 통신은 전자상거래 또는 전자화폐의 활성화, 전자서명 등의 여러 가지 첨단기능을 수행하고 있으며 미래에는 더욱 진보된 서비스를 제공하게 될 것이다. 이러한 전자상거래와 같은 정보통신네트워크는 보다 안전하게, 보다 투명성이 있는 네트워크의 보장을 요구하게 되며, 보다 빠른 네트워크의 성능을 기대하게 된다. 본 논문에서는 이러한 여러 가지 요구에 부응하기 위하여 DES(Data Encryption Standard)의 기본 구조인 Feistel 구조를 병렬로 변화시킨 병렬 Feistel 구조를 가지는 DES를 제안한다. 제안된 병렬 Feistel 구조는 DES 자체의 구조적 문제(error의 propagation) 때문에 pipeline 방식을 사용할 수 없어 데이터 처리속도와 데이터 보안 사이에서의 trade-off 관계를 가질 수밖에 없었던 DES의 성능을 크게 향상시킬 수 있으며 더불어 Feistel 구조를 채택한 SEED에 제안된 방식을 적용할 경우 지금보다 더욱 우월한 보안 기능 및 고속의 처리능력을 발휘하게 될 것이다. 여기에서 사용된 CAD Tool은 회로합성과 모의실험에 모두 Synopsys Ver.1999.10을 사용하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.309-312
• /
• 2004

This paper proposes the architecture of UWB OFDM communication system. More high data rate is requested in the 128-point FFT/IFFT of the UWB OFDM communication system than the conventional communication systems. So, the proposed architecture uses pipeline and parallel architecture. For a highly efficient architecture, the optimal clipping power and the input quantization bits are found in simulation. The hardware complexity of the proposed architecture is presented is consideration of Adder, Register and Complex Multiplier.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
• /
• pp.480-483
• /
• 1997

A fossil power plant can be modeled by a lot of algebraic equations and differential equations. When we simulate a large, complicated fossil power plant by a computer such as workstation or PC, it takes much time until overall equations are completely calculated. Therefore, new processing systems which have high computing speed is ultimately needed to develope real-time simulators. Vital points of real-time simulators are accuracy, computing speed, and deadline observing. In this paper, we present a enhanced strategy in which we can provide powerful computing power by parallel processing of DSP processors with communication links. We designed general purpose DSP modules, and a VME interface module. Because the DSP module is designed for general purpose, we can easily expand the parallel system by just connecting new DSP modules to the system. Additionally we propose methods about downloading programs, initial data to each DSP module via VME bus, DPRAM and processing sequences about computing and updating values between DSP modules and CPU30 board when the simulator is working.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1598-1602
• /
• 2003

The parallel-type mechanism provides more accurate and stiff motion than the serial-type mechanism. However, in case of using the haptic device, the performance of the force reflection can be deteriorated due to the singular points existing in workspace. In this paper, we propose a redundantly actuated parallel 3-DOF haptic device, which is singularity-free in the workspace and has an improved force reflection capability. In addition, we propose a new force distribution algorithm, which can reflect force of both high and low resolution, using two sets of actuator with different size. Redundant actuators are attached to the base frame in order to minimize the inertia of the system. Moreover, a wire and gear reduction system is employed to achieve high force reflection along with soft feeling. We confirm the performance of the force reflection capability throughout simulation.

• 전자공학회논문지B
• /
• 제30B권10호
• /
• pp.13-26
• /
• 1993

Motion picture algorithms are realized on the multiprocessor system presented in the Study I. For the most efficient processing of the algorithms, pipelining and geometrical parallel processing methods are employed, and processing time, communication load and efficiency of each algorithm are compared. The performance of the implemented system is compared and analysed with reference to MPEG coding algorithm. Theoretical calculations and experimental results both shows that geometrical partitioning is a more suitable parallel processing algorithm for moving picture coding having the advantage of easy algorithm modification and expansion, and the overall efficiency is higher than pipelining.

• Bulletin of the Korean Chemical Society
• /
• 제24권6호
• /
• pp.733-738
• /
• 2003

Linear scaling quantum theories are reviewed especially focusing on the method adopted in GAMESS. The three key translation equations of the fast multipole method (FMM) are deduced from the general polypolar expansions given earlier by Steinborn and Ruedenberg. Simplifications are introduced for the rotation-based FMM that lead to a very compact FMM formalism. The OPS (optimum parameter searching) procedure, a stable and efficient way of obtaining the optimum set of FMM parameters, is established with complete control over the tolerable error ε. In addition, a new parallel FMM algorithm, requiring virtually no inter-node communication, is suggested which is suitable for the parallel construction of Fock matrices in electronic structure calculations.

• Journal of information and communication convergence engineering
• /
• 제14권3호
• /
• pp.184-190
• /
• 2016

We present experimental demonstrations of electromagnetic bandgap (EBG) structures for the wideband suppression of radiated emissions from a power bus in high-speed printed circuit boards (PCBs). In most of the PCB designs, a parallel plate waveguide (PPW) structure is employed for a power bus. This structure significantly produces the wideband-radiated emissions resulting from parallel plate modes. To suppress the parallel plate modes in the wideband frequency range, the power buses based on the electromagnetic bandgap structure with a defected ground structure (DGS) are presented. DGSs are applied to a metal plane that is connected to a rectangular EBG patch by using a via structure. The use of the DGS increases the characteristic impedance value of a unit cell, thereby substantially improving the suppression bandwidth of the radiated emissions. It is experimentally demonstrated that the DGS-EBG structure significantly mitigates the radiated emissions over the frequency range of 0.5 GHz to 2 GHz as compared to the PPW.