• 마이크로전자및패키징학회지
• /
• 제20권1호
• /
• pp.21-26
• /
• 2013

본 연구는 유한 요소 시뮬레이션을 이용하여 계산한 시편의 곡률과 3D 스캐너로 측정한 곡률을 비교하여 패키지 기판 구조의 휨 거동을 예측하는 새로운 분석 방법을 제안한다. 패키지 기판은 프리프레그 경화나 구리 패턴 도금과 같은 다양한 공정을 거치면서 쉽게 휘게 된다. 기판의 휨이 어떤 공정에서 어느 정도 생기는지를 알아보기 위하여 다양한 종류의 시편을 제작하고 각 시편의 형상을 3D스캐너를 이용하여 측정하였다. 그 후 시편의 형상으로부터 film에 걸리는 잔류 응력을 휨을 이용한 수식으로부터 계산하였다. 패키지 기판에 들어가는 절연체는 수지와 서로 직교 존재하는 섬유의 다발로 구성되어 있는 복합재료로서 이방성을 띄게 되는데 이는 패키지 기판의 독특한 굽힘 거동을 일으킨다. 우리는 유한 요소 법에 의한 휨 변형을 시뮬레이션하고 측정 데이터를 이용하여 시뮬레이션 휨을 비교하였다. 측정된 휨으로부터 계산한 전해 구리 도금 응력은 약 58 MPa이다. 솔더 레지스트와 프리프레그의 경화 응력은 각각 실온에서 13 MPa 및 6.4 MPa 정도이다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 International Symposium
• /
• pp.53-68
• /
• 2002

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 3rd Korea-Japan Advanced Semiconductor Packaging Technology Seminar
• /
• pp.147-164
• /
• 2001

1. "MLS", state of the art MCM-D wiring substrate. 2. High pin-count LSl assembly. 3. Higher speed needs higher packaging density. 4. Wiring substrate, the key of LSl packaging device. 5. "Inter-Layer Transferability", a new index for the performance of wiring substrates. 6. "MLTF package", a core-less flexible package for high pin-count LSl.

• 마이크로전자및패키징학회지
• /
• 제15권1호
• /
• pp.39-44
• /
• 2008

In this paper, fully embedded 2.4GHz WLAN band pass filter (BPF) was investigated into a multi-layered organic packaging substrate using high Q spiral stacked inductors and high Dk MIM capacitors for low cost RF System on Package (SOP) applications. The proposed 2.4GHz WLAN BPF was designed by modifying chebyshev second order filter circuit topology. It was comprised of two parallel LC resonators for obtaining two transmission zeros. It was designed by using 2D circuit and 3D EM simulators for finding out optimal geometries and verifying their applicability. It exhibited an insertion loss of max -1.7dB and return loss of min -l7dB. The two transmission zeros were observed at 1.85 and 6.7GHz, respectively. In the low frequency band of $1.8GHz{\sim}1.9GHz$, the stop band suppression of min -23dB was achieved. In the high frequency band of $4.1GHz{\sim}5.4GHz$, the stop band suppression of min -l8dB was obtained. It was the first embedded and the smallest one of the filters formed into the organic packaging substrate. It has a size of $2.2{\times}1.8{\times}0.77mm^3$.

• 마이크로전자및패키징학회지
• /
• 제31권2호
• /
• pp.16-22
• /
• 2024

Artificial Intelligence(AI) 기술이 발전함에 따라 데이터 센터 분야 등에서 고사양 반도체에 대한 수요가 증가하고 있다. 이러한 추세에 맞춰 반도체 성능을 향상하기 위해 회로의 미세화 및 I/O의 고밀도화가 요구되고 있으며 이를 충족할 수 있는 기술로 차세대 packaging인 2.5dimension(D) packaging이 주목받고 있다. 2.5D packaging에 활용되는 요소 기술로는 microbump, interposer 및bridge die가 있다. 이러한 기술을 적용하면 기존 방식 대비 더 많은 수의 I/O 구현이 가능하여 동시에 다량의 정보를 송수신할 수 있으며, 전기 신호를 전달하는 배선 길이를 단축하여 전력 소모량을 감소시킬 수 있다. 본 논문에서는 molding 공정 및 R DL공정을 융합하여 제작한 Molded Bridge die on Substrate(MBoS) 공정 기술을 제안한다. 제안된 MBoS 기술은 적용이 쉽고 활용 분야가 넓어 차세대 패키징 기술의 대중화에 기여할 것으로 예상된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.557-558
• /
• 2008

This paper presents the effects of via losses to be connected with an embedded DPDT(Double Pole Double Thru) in a substrate. The substrate consists of two ABF(Ajinomoto Bonding Film) and a Epoxy core. In order to verify and test effects of via, via chains in a substrate using SoP-L process are proposed and measured. Via loss can be calculated as averaging the total via holes. The exact loss of a DPDT switch embedded in substrate are extracted by using the results of via chain and measured data from embedded DPDT. The calculated one via insertion loss is about 0.0005 dB on basis of measured via chains. This result confirms very low loss in via. So the inserti on loss of the embedded switch is confirmed only switch loss as loss is 0.4 dB.

• 한국전기전자재료학회논문지
• /
• 제22권10호
• /
• pp.826-831
• /
• 2009

In this paper, a high power RF amplifier module using AlN substrate of high thermal conductivity has been proposed. This RF amplifier module has the advantage of compact size and effective heat dissipation for the packaging of high power chip. To fabricate the thru-hole and scribing line on AlN substrate, the key parameters of $CO_2$ laser were experimented. And then, microstrip lines and spiral planar inductors were fabricated on an AlN substrate using the thin-film process. The fabricated microstrip lines on the AlN substrate has an attenuation value of 0.1 dB/mm up to 10 GHz. The fabricated spiral planar inductor has a high quality factor, a maximum of about 62 at 1 GHz for a 5.65 nH inductor. Packaging of a RF power amplifier was implemented on an AlN substrate with thru-hole. From the measured results, the gain is 24 dB from 13 to 15 GHz and the output power is 33.65 dBm(2.3 W).

• 한국지능정보시스템학회:학술대회논문집
• /
• 한국지능정보시스템학회 2001년도 The Pacific Aisan Confrence On Intelligent Systems 2001
• /
• pp.224-229
• /
• 2001

When a semiconductor package is assembled, various materials such as die attach adhesive, lead frame, EMC (Epoxy Molding Compound), and gold wire are used. For better preconditioning performance, the combination between the packaging materials by studying the compatibility of their properties as well as superior packaging material selection is important. But it is not an easy task to find proper packaging material sets, since a variety of factors like package design, substrate design, substrate size, substrate treatment, die size, die thickness, die passivation, and customer requirements should be considered. This research applies case-based reasoning(CBR) technique to solve this problem, utilizing prior cases that have been experienced. Our particular interests lie in building decision support model to aid the selection of proper die attach adhesive. The preliminary results show that this approach is promising.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 춘계 기술심포지움 논문집
• /
• pp.74-78
• /
• 2002

MEMS공정을 이용하여 폴리실리콘의 piezoresistivity를 이용한 스트레인 센서어레이를 제작하였고, 이 센서 어레이를 flexible substrate에 패키징하는 공정을 개발하였다. 실리콘 웨이퍼에 표면 가공(surface micromachining)된 센서는 폴리이미드 코팅, release-etch 방법을 통해 웨이퍼로부터 분리되어 폴리이미드를 기판으로 하는 flexible sensor array module을 완성할 수 있었다. 공정은 희생층과 절연층을 증착하고 폴리실리콘 0.5 $\mu\textrm{m}$을 증착, 도핑 및 패터닝하여 센서 어레이를 구성하였다. 이 센서어레이를 flexible substrate에 패키징 하기 위해서 폴리이미드를 코팅하여 15 $\mu\textrm{m}$의 막을 구성하였고, 100% $O_2$RIE를 이용한 선택적 식각 방법으로 via hole을 구성하였다. 이후 전기도금을 통해 회로를 구성하여 1단계 패키징(die to chip carrier)과 2단계 패키징(chip to substrate)을 웨이퍼 레벨에서 완성하였다. 희생층을 제거함으로서 웨이퍼로부터 센서어레이 모듈을 분리하였다. 제작되어진 센서 모듈은 임의의 곡면에 실장이 가능하도록 충분한 flexibility를 얻을 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제19권4호
• /
• pp.19-23
• /
• 2012

최근 발광다이오드(LED)의 출력 성능을 높이고, 전력 소비를 줄이기 위해 LED 패키지 분야에서 실리콘 기판 연구가 집중되고 있다. 본 연구에서는 공정 비용이 낮고 생산성이 높은 습식 식각을 이용하여 실리콘 기판의 실리콘 관통 비아 식각 공정을 살펴보았다. KOH를 이용한 양면 습식 식각 공정과 습식 식각과 건식 식각을 병행한 두 가지 공정 방법으로 실리콘 관통 비아를 제작하였고, 식각된 실리콘 관통 비아에 Cu 전극과 배선은 전기도금으로 증착하였다. Cu 전극을 연결하는 배선의 전기저항은 약 $5.5{\Omega}$ 정도로 낮게 나타났고, 실리콘 기판의 열 저항은 4 K/W으로 AlN 세라믹 기판과 비슷한 결과를 보였다.