• Journal of IKEEE
• /
• v.24 no.4
• /
• pp.1167-1171
• /
• 2020

In this work, we proposed a graded gate-doping structure to alleviate an electric field in p-GaN gate layer in order to improve the reliability of normally-off GaN power devices. In a TCAD simulation by Silvaco Atlas, a distribution of the graded p-type doping concentration was optimized to have a threshold voltage and an output current characteristics as same as the reference device with a uniform p-type gate doping. The reduction of an maximum electric field in p-GaN gate layer was observed and it suggests that the gate reliability of p-GaN gate HFETs can be improved.

• Proceedings of the IEEK Conference
• /
• 2000.11b
• /
• pp.225-228
• /
• 2000

In this paper, we demonstrated an analytical description method of forward voltage drop and reverse voltage of $P^{+}N$ junction diode with <111> oriented antimony doped silicon wafer 60keV boron implantation computer simulation results. In order to make electrical activation of implanted carriers, thermal annealing are carried out by RTP method for 1min at $1000^{\circ}C$ inert gas condition.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.17-18
• /
• 2006

고상 확산 방법을 이용하여 얕은 소스/드레인 접합을 가지는 SOI (Silicon-On-Insulator) MOSFET 소자를 제작하였다. 확산원으로는 PSG(Phosphorus silicate glass) 박막과 PBF(Poly Boron Film) 박막이 각각 n, p-type 소자 형성을 위해 사용되었다. 얕은 접합 형성을 위하여 급속 열처리 방법(RTA: Rapid Thermal Annealing)을 이용하여 PSG와 PBF로부터 인과 붕소를 SOI MOSFET 소자의 소스/드레인으로 확산시켰다. 또한, 소자 특성 개선을 위한 후 속 열처리 공정으로 희석된 수소 분위기 중에서 FA(Furnace Annealing)를 실시하였다. SPD 기술을 적용하여 10 nm 이하의 매우 얕은 p-n 접합을 형성할 수 있었고, 양호한 다이오드 특성을 얻을 수 있었다. 또한, SPD 방법으로 결함이 없는 접합 형성이 가능하며, 소자 제작 공정의 최적화를 통해 차세대 CMOS 소자로 기대되는 SOI MOSFET를 성공적으로 제작할 수 있었다.

• Proceedings of the KWS Conference
• /
• 2006.10a
• /
• pp.29-31
• /
• 2006

Stainless steel sheets are widely used as the structural material for the railroad cars and the commercial vehicles. These kinds structures used stainless steel sheets are commonly fabricated by using the gas welding. For fatigue design of gas welded joints such as fillet and plug type joint, it is necessary to obtain design information on stress distribution at the weldment as well as fatigue strength of gas welded joints. And also, the influence of the geometrical parameters of gas welded joints on stress distribution and fatigue strength must be evaluated. the ${\Delta}P-N_f$ curves were obtained by fatigue tests. Using these results, ${\Delta}P-N_f$ curves were rearranged in the ${\sigma}-N_f$ relation with the maximum stress at the edge of fillet welded joint.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.103.1-103.1
• /
• 2011

실리콘 이종접합 태양전지에서 계면 결함 밀도는 효율을 결정하는데 가장 중요한 요인으로 작용한다. 계면 결함은 캐리어의 재결합 위치로 작용하여, 계면 결함 밀도가 증가하면 재결합 속도가 증가하게 된다. 흡수층으로 사용되는 실리콘 웨이퍼 (결정질 실리콘)를 가능한 깨끗하게 세정함으로써, 또한 emitter로 쓰이는 비정질 실리콘을 낮은 데미지로 증착하여 계면 결함 밀도를 감소 시킬 수 있다. 이러한 계면 결함 밀도의 감소가 어떠한 변화로 인해 태양전지 특성에 영향을 주는지 시물레이션을 통해 알아보았다. n-type 웨이퍼에 p-type 비정질 실리콘을 emitter로 하여 TCO/p/i/n-type wafer/i/n/TCO/metal의 구조를 적용했고, wafer 전면과 i로 쓰인 무첨가된 비정질 실리콘 간의 계면 결함 밀도를 변수로 적용했다. 그 결과, 계면 결함 밀도가 감소함에 따라 재결합이 감소하여 태양전지 특성이 증가하는 측면도 있지만, 흡수층의 장벽 (barrier height)이 높아져 재결합을 더욱 감소시킴으로 인해 태양전지 특성이 증가함을 알 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.93.2-93.2
• /
• 2018

최근 기후 변화 문제로 $CO_2$배출량 억제 정책에 따라 열전재료가 다양한 분야에 크게 주목 받고 있다. 열전 모듈은 전류를 흘려 온도차를 발생시키는 펠티어 효과와 온도차를 전력으로 변환하는 제백 효과를 이용한다. 열전발전용에 적용되는 상용 열전모듈의 경우, 열전소자의 접합부의 수는 수십 개 이상이다. 따라서 단 한 개의 접합 불량 열전소자가 모듈 전체의 열전성능에 큰 영향을 미친다. 현재 상용화 된 Bi-Te계 열전 모듈은 Bi-Te의 Te와 Sn계 솔더의 주성분인 Sn이 $250^{\circ}C$ 부근에서 취성의 Sn-Te계 금속 화합물을 형성한다고 알려져 있다. 이 때 생성된 Sn-Te 화합물은 열전모듈의 접합강도를 약화시키고 이로 인해 열전모듈의 접합 신뢰성을 크게 저하 시킬 수 있다. 이를 해결하기 위해 솔더와 소자 사이에 확산방지층이 적용되고 있으며, 이 중에서 니켈합금이 가장 널리 적용되고 있다. 니켈층을 형성시키는 방법 중에서, 무전해 도금법은 간단하게 열전소자 표면 위에 도금 층을 균일한 두께로 만들어 낼 수 있다. 하지만, 니켈 도금층과 Bi-Te 소자 간에 화학적 결함이 존재하지 않기 때문에, 무전해 니켈 도금층의 밀착성이 떨어진다. 이 때. 소자 표면에 거칠기 효과(anchor effect)를 부여하기 위해 물리적 샌딩법을 사용하는데 이 방법의 경우 소자에 크랙 같은 손상을 미쳐 열전모듈의 신뢰성 저하를 가져온다. 그러므로 거칠기 효과를 부여하면서 소자에 손상을 최소화하는 습식 식각법을 개발하여 Bi-Te계 열전소자의 표면 조도를 조절하고 무전해 Ni-P 도금을 실시하였다. 그리고 열처리 유무에 따른 열전모듈의 접합강도를 측정하였으며, 제작한 열전 모듈의 접합부 및 파단부의 계면 분석하여 무전해 Ni-P도금을 위한 습식식각법(wet etching법)에 대하여 검토하였다. N-type은 질산과 구연산의 혼합수용액에, P-type은 왕수에 습식 식각처리를 해서 적당히 표면 조도를 조절한 후에 EPMA로 분석을 해본 결과 니켈 도금층과 Bi-Te 소자 간에 anchor effect가 부여 된 것을 확인했다. 습식 식각에 의해서 제조된 열전모듈의 접합강도는 종래의 알루미나 샌딩법으로 제조한 열전모듈 보다 높은 접합강도를 나타내었다.

• ETRI Journal
• /
• v.8 no.3
• /
• pp.15-23
• /
• 1986

ISL(Integrated Schottky Logic)의 고집적화를 위하여 종래의 p-n 접합 격리 방법 대신에 산화막으로 격리시킨 2마이크론의 최소 설계치수를 갖는 소자를 설계, 제작하여 특성을 분석하였다. 접합 형성을 위한 불순물은 이온 주입법을 이용하여 고속소자가 필연적으로 갖추어야 하는 얕은 접합으로 형성을 시켰으며, 출력단의 쇼트키 다이오드는 백금 실리 사이드를 이용하였다. 링 발진기의 특성에서 최소 전달지연 시간은 한 게이트당 5.7ns의 속도 특성과 논리 진폭은 360mV의 현격한 특성을 나타내었다 .

• Ceramist
• /
• v.4 no.1
• /
• pp.75-81
• /
• 2001

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.426-426
• /
• 2012

본 연구에서는 GaAs p-i-n 접합 구조에 InAs 양자점을 삽입한 양자점 태양전지(Quantum Dot Solar Cell; QDSC)의 내부 전기장(internal electric field)을 조사하기 위하여 Photoreflectance (PR) 방법을 이용하였다. QDSC 구조는 GaAs p-i-n 구조의 공핍층 내에 8주기의 InAs 양자점 층을 삽입하였으며 각 양자점 층은 40 nm 두께의 i-GaAs로 분리하였다. InAs/GaAs QDSC는 분자선박막 성장장치(molecular beam epitaxy; MBE)를 이용하여 성장하였다. 이 때 양자점의 형성은 InAs 2.0 ML(monolayer)를 기판온도 $470^{\circ}C$에서 증착하였다. QDSC 구조에서 여기광원의 세기에 따른 전기장의 변화를 조사하였다. 아울러 양자점 층 사이의 i-GaAs 층 내에 6.0 nm의 AlGaAs 퍼텐셜 장벽(potential barrier)을 삽입하여 퍼텐셜 장벽 유무에 따른 전기장 변화를 조사하였다. PR 측정에서 여기광원으로는 633 nm의 He-Ne 레이저를 이용하였으며 여기광의 세기는 $2mW/cm^2$에서 $90mW/cm^2$까지 변화를 주어 여기광세기 의존성실험을 수행하였다. 여기광의 세기가 증가할수록 photovoltaic effect에 의한 내부 전기장의 변화를 관측할 수 있었다. PR 결과로부터 p-i-n 구조의 p-i 영역과 i-n 접합 계면의 junction field를 검출하였다. p-i-n의 i-영역에 양자점을 삽입한 경우 PR 신호에서 Franz-Keldysh oscillation (FKO)의 주파수가 p-i-n 구조와 비교하여 변조됨을 관측하였다. 이러한 FKO 주파수성분은 fast Fourier transform (FFT)을 이용하여 검출하였다. FKO의 주파수 성분들은 고전기장하에서 electron-heavyhole (e-hh)과 electron-lighthole (e-lh) 전이에 의해 나타나는 성분으로 확인되었다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.5 no.3
• /
• pp.9-24
• /
• 1968

This report is concerned with the optimum design of hyper-aprupt p-n junctiea silion diode and fabriction of this diode usable for electrical tuning application. Impurity profile in the junction was assumed to clean exponential function. With this assunntion, an optimum criterion for designing standard AM radio tuning capacitor was derived. In the diffusion process, after aluminum and antimony as impurties were deposited in vacuum on a P-type silicon wafer, the diffusion was followed by loading the wafer into the high temperature furnace.