• Title/Summary/Keyword: p-n 접합

검색결과 351건 처리시간 0.028초

$621^{\circ}C$급 화력발전용 소재 실기규모 Mock-up품 구조용접부 특성평가 (Characteristic Evaluation of mock-up Structural Welding between casting and pipe for USC TPP)

  • 이명열;지병하;송근호;김정태
    • 대한용접접합학회:학술대회논문집
    • /
    • 대한용접접합학회 2007년 추계학술발표대회 개요집
    • /
    • pp.39-41
    • /
    • 2007
  • In this study, actual scale welding were conducted at the USC thermal power plant turbine and main steam pipe casting candidate mock up material 9Cr-1.5Mo-CoVNbNB steel(CB2) and 9Cr-0.5Mo-MVNbN steel(P92). And to evaluate the welding process for the actual production, mechanical property testes were conducted for the weld metal. The Mock-up welding condition successfully led to an excellent structural welding joint between casting and pipe material.

  • PDF

$Si_xGe_{1-x}/Si/Si_xGe_{1-x}$ Channel을 가진 JFET의 전기적 특성

  • 박병관;유주태;김동훈;김태환
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.626-626
    • /
    • 2013
  • P-N 접합에 의해 절연된 게이트를 통해 전류 통로를 제어하는 접합형 전계효과 트랜지스터(Junction Field Effect Transistors; JFETs)는, 입력 임피던스가 크고, 온도에 덜 민감하며, 제조가 간편하여 집적회로(IC) 제조가 용이하고, 동작의 해석이 단순하다는 장점을 가지고 있다. 특히 JFET는 선형적인 전류의 증폭 특성을 가지고 있으며, 잡음이작기 때문에, 감도가 우수한 음향 센서의 증폭회로, 선형성이 우수한 증폭회로, 입력 계측 증폭 회로 등에 주로 사용되고 있다. 기존에 사용되는 JFET 소자는 구조와 제조 공정에 따라서, 컷 오프 전압($V_{cut-off}$)과 드레인-소스 포화 전류($I_{DSS}$)의 변화가 심하게 발생하여, 소자의 전기적 특성 제어가 어렵고, 소자의 수율이 낮다는 문제점이 있다. 본 연구에서는 TCAD 시뮬레이션을 통해 게이트 전압에 의해 채널이 형성되는 채널 층의 상하부에 각각 $Si_xGe_{1-x}$로 이루어진 상부 및 하부 확산 저지층을 삽입한 JFET 소자 형성하여, 게이트 접합부의 접합 영역 확산을 저지하고, 상기 게이트 접합부가 계면에서 날카로운 농도 구배를 갖도록 함으로써, 공정 변화에 따른 전기적 특성의 편차가 작아지는 JFET 소자 구조를 만들어 전기적 특성을 개선하였다. JFET은 채널층에 삽입된 $Si_xGe_{1-x}$ 층의 두께, Ge 함유량 및 n채널층의 두께를 변화하였을 때, off 상태의 게이트-소스 전압이 감소한 반면에 드레인-소스 포화 전류($I_{DSS}$)와 컨덕턴스(gm) 값이 증가하였다. 삽입된 $Si_xGe_{1-x}$층이 Boron이 밖으로 확산되는 현상이 감소하여 채널이 좁아지는 현상을 막아 소자의 전기적 특성을 개선함으로써 제조공정의 변화에 관계없이 컷오프 전압을 정확하고 안정되게 제어할 수 있고 이를 통해 소자의 수율을 높일 수 있을 것으로 기대된다.

  • PDF

$p^+-n$ 박막접합 형성방법과 열처리 모의 실험을 위한 시뮬레이터 개발에 관한 연구 (A Study on the Shallow $p^+-n$ Junction Formation and the Design of Diffusion Simulator for Predicting the Annealing Results)

  • 김보라;김재영;이정민;홍신남
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
    • /
    • pp.115-117
    • /
    • 2005
  • In this paper, we formed the shallow junction by preamorphization and low energy ion implantation. And a simulator is designed for predicting the annealing process results. Especially, if considered the applicable to single step annealing process(RTA, FA) and dual step annealing process(RTA+FA, FA+RTA). In this simulation, the ion implantation model and the boron diffusion model are used. The Monte Carlo model is used for the ion implantation. Boron diffusion model is based on pair diffusion at nonequilibrium condition. And we considered that the BI-pairs lead the diffusion and the boron activation and clustering reaction. Using the boundary condition and initial condition, the diffusion equation is solved successfully. The simulator is made ofC language and reappear the experimental data successfully.

  • PDF

비정질 실리콘 증착에 의한 실리콘 웨이퍼 패시베이션 (Si wafer passivation with amorphous Si:H evaluated by QSSPC method)

  • 김상균;이정철;;박성주;윤경훈
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2006년도 춘계학술대회
    • /
    • pp.214-217
    • /
    • 2006
  • p-type 비정질 실리콘 에미터와 n-type 실리콘 기판의 계면에 intrinsic 비정질 실리콘을 증착함으로써 계면의 재결합을 억제하여 20%가 넘는 효율을 보이는 이종접합 태양전지가 Sanyo에 의해 처음 제시된 후 intrinsic layer에 대한 연구가 많이 진행되어 왔다. 하지만 p-type wafer의 경우는 n-type에 비해 intrinsic buffer의 효과가 미미하거나 오히려 특성을 저하시킨다는 보고가 있으며 그 이유로는 minority carrier에 대한 barrier가 상대적으로 낮다는 것과 partial epitaxy가 발생하기 때문으로 알려져 있다. 본 연구에서는 partial epitaxy를 억제하기 위한 방법으로 증착 온도를 낮추고 QSSPC를 사용하여 minority carrier lifetime을 측정함으로써 각 온도에 따른 passivation 특성을 평가하였다. 또한 SiH4에 H2를 섞어서 증착하였을 경우 각 dilution ratio(H2 flow/SiH4 flow)에서의 passivation 특성 또한 평가하였다. 기판 온도 $100^{\circ}C$에서 증착된 샘플의 lifetime이 가장 길었으며 그 이하와 이상에서는 lifetime이 감소하는 경향을 보였다 낮은 온도에서는 박막 자체의 결함이 증가하였기 때문이며 높은 온도에서는 partial epitaxy의 영향으로 추정된다. H2 dilution을 하여 증착한 샘플의 경우 SiH4만 가지고 증착한 샘플보다 훨씬 높은 lifetime을 가졌다 이 또한 박막 FT-IR결과로부터 H2 dilution을 한 경우 compact한 박막이 형성되는 것을 확인할 수 있었는데 radical mobility 증가에 의한 박막 특성 향상이 원인으로 생각된다.

  • PDF

Comparative Study on Current-Voltage Characteristics and Efficiencies of Ion-Implanted and Dopant-Diffused Silicon Solar Cells

  • Lee, Hee-Yong;Kim, Jin-Kon;Park, Yoon-Hee
    • Nuclear Engineering and Technology
    • /
    • 제7권2호
    • /
    • pp.95-106
    • /
    • 1975
  • 3개 태양전지 견본의 전류 전압특성과 효율에 관한 비교 연구를 수행하였다. 견본 하나는 우리 연구실에서 만든 이온주입식의 것이며, 나머지 두개는 외국의 한 메이커가 만든 열확산식의 것이다. 실험에 의하던 각 견본의 접합형성의 특성과 그 효율은 각 p-n 접합의 전류 전압 특성에 크게 의존된다는 것을 알 수 있었다. 이온 주입식 견븐의 불완전한 특성의 원인은 약간 부족한 불순물의 표면농도, 이온 충격과 잡불순물에 의한 격자 결함, 전극에 있어서의 불충분한 Ohm 접촉등의 원인에 기인된다는 것을 본 비교 연구를 통해서 명백히 알 수 있었다. 변환효율에 있어서는 열화산으로 된 두 견본의 것은 각각 14.3%와 9.3%인데 비해서 이온주입으로 된 견본의 것은 4.2%였다.

  • PDF

Direct Wafer Bonding법에 의한 InP 기판과 $\textrm{Si}_3\textrm{N}_4$/InP의 접합특성 (The Characteristics of the Wafer Bonding between InP Wafers and $\textrm{Si}_3\textrm{N}_4$/InP)

  • 김선운;신동석;이정용;최인훈
    • 한국재료학회지
    • /
    • 제8권10호
    • /
    • pp.890-897
    • /
    • 1998
  • n-InP(001)기판과 PECVD법으로 ${Si}_3N_4$(200nm)막이 성장된 InP 기판사이의 direct wafer bonding을 분석하였다. 두 기판을 접촉시켰을 때 이들 사이의 결합력에 크게 영향을 주는 표면 상태를 접촉각 측정과 AFM을 통해서 분석하였다. InP 기판은 $50{\%}$ 불산용액으로 에칭하였을 때 접촉각이 $5^{\circ}$, RMS roughness는 $1.54{\AA}$이었다. ${Si}_3N_4$는 암모니아수 용액으로 에칭하였을 때 RMS roughness가 $3.11{\AA}$이었다. Inp 기판과 ${Si}_3N_4$/InP를 각각 $50{\%}$ 불산 용액과 암모니아수 용액에 에칭한 후 접촉시켰을 때 상당한 크기의 초기 겹합력을 관찰할 수 있었다. 기계적으로 결합된 시편을 $580^{\circ}C$-$680^{\circ}C$, 1시간동안 수소 분위기와 질소분우기에서 열처리하였다. SAT(Scanning Acoustic Tomography)측정으로 두 기판 사이의 결합여부를 확인하였다. shear force로 측정한 InP 기판과 ${Si}_3N_4$/InP사이의 결합력은 ${Si}_3N_4$/InP 계면의 결합력만큼 증가되었다. TEM과 AES를 이용해서 di-rect water bonding 계면과 PECVD계면을 분석하였다.

  • PDF

Co/Ti 이중막 실리사이드를 이용한 $p^{+}$-n극저접합 다이오드의 제작과 전기적 특성 (Fabrication and Electrical Characteristics of $p^{+}$-n Ultra Shallow Junction Diode with Co/Ti Bilayer Silicide)

  • 장지근;엄우용;장호정
    • 한국재료학회지
    • /
    • 제8권4호
    • /
    • pp.288-292
    • /
    • 1998
  • n-well Si(100) 영역에 $BF_{2}$를 이온주입 [에너지: 30KeV, 주입량 : $5\times10^{15}cm^{-2}$] 하고 Co($120\AA$)/Ti($40\AA$)이중막을 진공증착하여 RTA-silicidation을 통해 Co/Ti 이중막 실리사이드층을 갖는 p+ -n극저접합 다이오드를 제작하였다. 제작된 소자의 이상계수와 비접촉저항 및 누설전류는 각각 1.06, $1.2\times10^{-6}\Omega\cdot\textrm{cm}^2$, $8.6\muA/\textrm{cm}^2$(-3V)로 나타났으며 실리사이드층을 갖는 이미터 영역의 면저항은 약 $8\Omega\Box$로, 실리상이드/실리콘 계면에서 보론 농도는 약 $6\times10^{19}cm^{-3}$으로, 실리사이드 두께(~$500\AA$)를 포함한 접합깊이는 약 $0.14\mu{m}$로 형성되었다. 다이오드 제작에서 Co/Ti 이중막 실리사이드 층의 형성은 소자의 누설전류를 다소 증가시켰으나 이상계수의 개선과 이미터 영역의 면저항 및 비접촉저항의 감소를 가져왔다.

  • PDF

Gettering을 이용한 태양전지용 고품위 실리콘 기판 제작 (Fabrication of high-quality silicon wafers by gettering process)

  • 박효민;탁성주;강민구;박성은;이승훈;김동환
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2009년도 추계학술대회 논문집
    • /
    • pp.366-366
    • /
    • 2009
  • 후면접합 태양전지는 상용 태양전지의 수평전류 손실(lateral current loss) 이 없으며, 전면전극에 의해 발생하는 그림자 손실(shading loss) 줄인 고효율 태양전지의 하나이다. 생성된 반송자가 후면에 위치한 전극에서 수집되기 때문에 효율향상을 위해서는 불순물에 의한 재결합을 줄이는 것이 중요하다. 따라서 Gettering 은 높은 소수반송자 수명(life-time)을 가지는 고품위 실리콘 기판은 고효율 실리콘태양전지 제작을 위한 중요 요소 기술이다. 본 연구에서는 n-type c-Si 기판을 이용한 고효율 실리콘 이종접합 태양전지제작을 위해 external gettering 공정을 이용하여 고품위 실리콘 기판을 제작하였다. POC13 doping process 의 온도, 시간을 변화시킴으로써 이에 따른 변화를 관찰하였다. 주사전자현미경(SEM)를 통해 etch pit 을 확인 했으며,Four point probe 를 통해 면저항을 측정, 인(P)의 농도를 계산 하였다. 계산된 면저항을 통해 인(P)의 확산 깊이를 계산하였다. Iodine passivation 된 시편을 Qusi-steady state photoconductance (QSSPC)를 이용하여 소수반송자 수명을 측정함으로써 gettering 에 의한 bulk lifetime 향상 효과를 관찰하였다.

  • PDF

$n-CdS_{0.46}Se_{0.54}/p-Cu_{2-X}S_{0.46}Se_{0.54}$ 이종접합 태양전지의 제작과 그 특성에 관한 연구 (The Study of the Fabrication and Characteristics of $n-CdS_{0.46}Se_{0.54}/p-Cu_{2-X}S_{0.46}Se_{0.54}$ heterojunction Solar Cells)

  • 유상하;최승평;이상열;홍광준;서상석;김혜숙;전승룡;윤은희;문종대;신영진;정태수;신현길;김택성;유기수
    • 태양에너지
    • /
    • 제13권1호
    • /
    • pp.49-58
    • /
    • 1993
  • 승화방법에 의해 $CdS_{0.46}Se_{0.54}$ 단결정을 성장하여 결정구조를 조사하고, Van der Pauw 방법으로 Hall effect를 측정하여 carrier density의 온도 의존성과 mobility의 온도 의존성을 조사하였다. 성장된 $CdS_{0.46}Se_{0.54}$ 단결정을 치환반응하여 $n-CdS_{0.46}Se_{0.54}/p-Cu_{2-X}S_{0.46}Se_{0.54}$ 이종접합 태양전지를 제작하였다. Spectral response, 전류-전압특성 및 전력변환 효율을 조사하여 그 결과로부터 개방전압은 0.48V, 단락 전류 밀도는 $21mA/cm^2$, fill factor와 전력변환효율은 각각 0.75와 9.5%를 얻었다.

  • PDF

Co/Ti 이중막 실리사이드 접촉을 갖는 p$^{+}$-n 극저접합의 형성 (Formation of p$^{+}$-n ultra shallow junction with Co/Ti bilayer silicide contact)

  • 장지근;엄우용;신철상;장호정
    • 전자공학회논문지D
    • /
    • 제35D권5호
    • /
    • pp.87-92
    • /
    • 1998
  • Ultr shallow p$^{+}$-n junction with Co/Ti bilayer silicidde contact was formed by ion implantation of BF$_{2}$ [energy : (30, 50)keV, dose:($5{\times}10^{14}$, $5{\times}10^{15}$/$\textrm{cm}^2$] onto the n-well Si(100) region and by RTA-silicidation and post annealing of the evaporated Co(120.angs., 170.angs.)/Ti(40~50.angs.) double layer. The sheet resistance of the silicided p$^{+}$ region of the p$^{+}$-n junction formed by BF2 implantation with energy of 30keV and dose of $5{\times}10^{15}$/$\textrm{cm}^2$ and Co/Ti thickness of $120{\AA}$/(40~$50{\AA}$) was about $8{\Omega}$/${\box}$. The junction depth including silicide thickness of about $500{\AA}$ was 0.14${\mu}$. The fabricated p$^{+}$ -n ultra shallow junction depth including silicide thickness of about $500{\AA}$ was 0.14${\mu}$. The fabricated p$^{+}$-n ultra shallow junction with Co/Ti bilayer silicide contact did not show any agglomeration or variation of sheet resistance value after post annealing at $850^{\circ}C$ for 30 minutes. The boron concentration at the epitaxial CoSi$_{2}$/Si interface of the fabricated junction was about 6*10$6{\times}10^{19}$ / $\textrm{cm}^2$./TEX>.

  • PDF