• 한국통신학회논문지
• /
• 제31권11C호
• /
• pp.1120-1127
• /
• 2006

본 논문에서는 타원곡선 암호 시스템(Elliptic Curve Cryptosystem : ECC)을 위한 $GF(2^m)$상의 새로운 워드-레벨 곱셈기를 제안한다. 제안한 곱셈기는 원소표기법으로 가우시안 정규기저(Gaussian Normal Basis: GNB)를 이용하며. [m/w] 클럭 사이클마다 곱셈 연산의 결과를 출력한다. 여기서 w는 워드크기이다. 제안한 워드-레벨 곱셈기를 Xilinx XC2V1000 FPGA칩을 이용하여 구현한 후 기존에 제안된 워드-레벨 곱셈기와 성능을 비교 분석한 결과. 가장 낮은 최대 처리기 지연시간(critical path delay)을 가진다

• 대한전자공학회논문지TC
• /
• 제45권7호
• /
• pp.1-8
• /
• 2008

Low Density Parity Check codes(LDPC)는 최근 우수한 성능으로 통신 분야에서 채널 코딩의 중요한 블록으로 주목받고 있다. 그리하여 Wibro를 포함한 여러 표준에서 LDPC 부호를 채널 코딩으로 채택하고 있다. 이러한 LDPC 부호의 Encoder를 구현하는데 있어서의 약점은 기존의 이진 Matrix Vector Multiplier가 throughput의 감소의 원인이 되는 clock cycle이 많다는 것이다. 본 논문은 표준에서 사용되는 H 행렬이 Circulant Permutation Matrix(CPM)로 정의되어 있다는 점을 이용하여 인코더의 구현에 있어서 기존의 Matrix Vector Multiplier 대신에 cyclic shift register와 exclusive-OR을 사용하는 설계구조를 제안한다. 또한, 제안한 구조를 이용하여 WiBro에 포함되는 다양한 부호율에 적용가능한 인코더를 설계하였다. 제안된 WiBro LDPC의 인코더는 기존보다 적은 clock cycle을 가지므로 높은 throughput에 도달한다.

• Geomechanics and Engineering
• /
• 제31권5호
• /
• pp.505-518
• /
• 2022

This study introduces soil resistance multipliers at locations encompassed by the zone of influence of the helix plate to consider the added lateral resistance provided to the helical pile. The zone of influence of a helix plate is a function of its diameter and serves as a boundary condition for the modified soil resistance springs. The concept is based on implementing p-multipliers as a reduction factor for piles in group action. The application of modified p-y springs in the analysis of helical piles allows for better characterization and understanding of the lateral behavior of helical piles, which will help further the development of design methods. To execute the proposed method, a finite difference program, HPCap (Helical Pile Capacity), was developed by the authors using Matlab. The program computes the deflection, shear force, bending moment, and soil resistance of the helical pile and allows the user to freely input the value of the zone of influence and Ω (a coefficient that affects the value of the p-multiplier). Results from ten full-scale lateral load tests on helical piles embedded at depths of 3.0 m with varying shaft diameters, shaft thicknesses, and helix configurations were analyzed to determine the zone of influence and the magnitude of the p-multipliers. The analysis determined that the value of the p-multipliers is influenced by the ratio between the pile embedment length and the shaft diameter (D_p), the effective helix diameter (D_h-D_p), and the zone of influence. Furthermore, the zone of influence is recommended to be 1.75 times the helix diameter (D_h). Using the numerical analysis method presented in this study, the predicted deflections of the various helical pile cases showed good agreement with the observed field test results.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.961-968
• /
• 2020

타원곡선 암호에 필수적으로 사용되는 모듈러 곱셈의 고성능 하드웨어 설계에 대해 기술한다. 본 논문의 모듈러 곱셈기는 NIST FIPS 186-2에 정의된 소수체 상의 5가지 체 크기(192, 224, 256, 384, 521 비트)의 모듈러 곱셈을 지원하며, 정수 곱셈과 축약의 두 단계 과정으로 모듈러 곱셈을 연산한다. 고속 정수 곱셈을 위해 카라추바-오프만 곱셈 알고리듬이 사용되었고, 축약 연산을 위해 Lazy 축약 알고리듬이 사용되었다. 또한, Lazy 축약에 포함된 나눗셈 연산을 위해 Nikhilam 나눗셈 알고리듬이 사용되었으며, 나눗셈 연산은 주어진 모듈러 값에 대해 처음 한 번만 연산되고, 모듈로 값이 고정된 상태로 연속적인 모듈러 곱셈이 수행되는 경우에는 나눗셈을 거치지 않도록 하였다. 설계된 모듈러 곱셈기는 32 MHz의 클록 주파수로 동작하는 경우에 초당 640만번의 모듈러 곱셈을 연산할 수 있는 것으로 평가되었으며, 180-nm CMOS 셀 라이브러리로 합성한 결과, 67 MHz의 클록 주파수로 동작이 가능하며, 456,400 등가 게이트로 구현되었다.

• Nonlinear Functional Analysis and Applications
• /
• 제26권1호
• /
• pp.65-70
• /
• 2021

We characterize the solution set for a second-order cone linear fractional optimization problem (P). We present sequential Lagrange multiplier characterizations of the solution set for the problem (P) in terms of sequential Lagrange multipliers of a known solution of (P).

• 방송공학회논문지
• /
• 제21권3호
• /
• pp.319-329
• /
• 2016

인터넷 비디오 코딩(Internet Video Coding: IVC)은 MPEG에서 개발 중인 로열티 무료 비디오 코덱이다. IVC 코덱의 부호화 효율은 지속적으로 향상되어왔으며, CD(Committee Draft) 버전의 IVC는 객관적 화질 및 주관적 화질이 H.264/AVC HP(High Profile)와 견줄 만한 수준의 성능을 낸다고 보고 되었다. 본 논문에서는 IVC 코덱 구조의 개요 및 주요 부호화 알고리즘과 함께 MPEG에서의 IVC 개발 과정 중에 부호화 효율을 향상시키기 위하여 제안된 부호화 툴을 제시한다. 부호화 툴은 비 참조 P 프레임 부호화, DC 모드 화면내 예측, 라그랑지안 승수(Lagrange Multiplier) 선택기법, 색차신호의 화면내 예측모드 확장 기법 등 표준 및 비표준 부호화 기법을 포함한다. 각 부호화 툴에 대한 알고리즘과 부호화 효율 이득을 실험을 통하여 제시하였다. 실험결과 각 부호화 툴은 저지연 부호화 모드에서 각각 8.8%, 0.4%, 0.4%, 0.0%의 비트율 절감의 부호화 이득을 얻었다.

• 한국전자통신학회논문지
• /
• 제15권5호
• /
• pp.827-834
• /
• 2020

본 연구는 주파수 체배기 이론을 이용하여 초고주파 항공용 레이다를 위한 3차 고조파 믹서 설계에 대한 연구이다. 기본 믹서 설계 방법과는 달리 주파수 체배기 이론을 이용하여 국부 주파수(LO)의 3차 고조파 성분이 최대가 되는 게이트 바이어스 전압을 선택하여 중간주파수(IF)에서 3차 고조파 혼합(mixing) 성분이 최대가 되도록 하였다. 제안한 고조파 믹서는 플라스틱 패키지의 상용 GaAs MESFET 소자를 이용하여 설계 및 제작하여 기존 초고주파 믹서의 높은 변환손실, 회로 복잡성, 높은 가격 및 제작 복잡도를 개선할 수 있었다. 제안한 설계 방법을 이용한 3차 고조파 믹서는 33 GHz ~ 36 GHz 대역에서 8 ~10 dB 변환손실 특성 및 0 dBm 선형성 (P1dB) 특성을 나타내었다.

• 한국안전학회지
• /
• 제24권2호
• /
• pp.83-88
• /
• 2009

The objective of this paper was to evaluate the effectiveness of horizontal, vertical, asymmetric and coupling multipliers for manual material handling. Lifting tasks with 5 different horizontal distances ($30{\sim}70cm$) for 6 vertical distances(ankle, knee, waist, elbow, shoulder and head height) were experimented. The muscle activity and muscle exertion level during asymmetric load handling(without trunk flexion) was experimented. Lifting tasks with and without handle tote box for three postures(straight, bending, right angle posture) were experimented. The degrading tendency did not appeared almost in $60{\sim}70cm$ interval's horizontal distance. As a result of ANOVA, MVC paid attention to horizontal and vertical distance but cross effect was insignificant(p<0.01). The change of the MVC according to the horizontal, vertical distance appeared similar from of RWL. The results of normalized MVC measurement were decreased about 16%, 24%, 34% respectively as the asymmetry angle was $30^{\circ}$, $60^{\circ}$, $90^{\circ}$. RMS EMG values of right erector spinae muscles were decreased as the work posture went to $90^{\circ}$ and those of left erector spinae muscles were increased until the asymmetry angle was $40^{\circ}$ but decreased continually over $40^{\circ}$. 7 subjects, activities of left and right latissimus dorsi muscles were maintained constantly, while for remainer, those were irregular. MVC reduced maximum 23% by type of handle. MVC was highest in straight posture, but was lowest in right angle posture. As a result of ANOVA, MVC paid attention to posture, coupling(p<0.01). To all handle types, biceps brachii activity was increased in right angle posture, but reduced in straight posture. Based on the results of this study, it is suggested that the NIOSH guideline should not be directly applied to Korean without reasonable reexamination. In addition, we need to afterward study through an age classification.

• 한국정보통신학회논문지
• /
• 제25권12호
• /
• pp.1882-1889
• /
• 2021

본 논문은 타원곡선 암호에 핵심 연산으로 사용되는 모듈러 곱셈의 고성능 하드웨어 구현에 대해 기술한다. NIST P-521 곡선에 적합한 521-비트 고성능 모듈러 곱셈기를 3-way Toom-Cook 정수 곱셈과 고속 축약 알고리듬을 적용하여 설계하였다. 정수곱셈 결과에 3이 곱해져 출력되는 3-way Toom-Cook 알고리듬의 속성을 고려하여, 피연산자에 1/3을 곱한 Toom-Cook 도메인 상에서 모듈러 곱셈이 연산되도록 구현하였다. 모듈러 곱셈기를 xczu7ev FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였으며, 69,958개의 LUT와 4,991개의 플립플롭 그리고 101개의 DSP 블록의 하드웨어 자원이 사용되었다. Zynq7 FPGA 디바이스에서 최대 동작주파수는 50 MHz으로 예측되었으며, 초당 약 416만 번의 모듈러 곱셈을 연산할 수 있는 것으로 평가되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.585-586
• /
• 2008

In this paper, a novel beta-multiplier reference current source circuit for the 800mV power-supply voltage is presented. In order to cope with the narrow input common-mode range of the OpAmp in the reference circuit, shunt resistive voltage divider branches were deployed. High gain OpAmp was designed to compensate intrinsic low output resistance of the MOS transistors. The proposed reference circuit was designed in a standard 0.18um CMOS process with nominal Vth of 420mV and -450mV for nMOS and pMOS transistor respectively. The total power consumption including OpAmp is less than 50uW.