• ETRI Journal
• /
• v.35 no.4
• /
• pp.632-637
• /
• 2013

In this paper, we propose a superjunction trench gate MOSFET (SJ TGMOSFET) fabricated through a simple p-pillar forming process using deep trench and boron silicate glass doping process technology to reduce the process complexity. Throughout the various boron doping experiments, as well as the process simulations, we optimize the process conditions related with the p-pillar depth, lateral boron doping concentration, and diffusion temperature. Compared with a conventional TGMOSFET, the potential of the SJ TGMOSFET is more uniformly distributed and widely spread in the bulk region of the n-drift layer due to the trenched p-pillar. The measured breakdown voltage of the SJ TGMOSFET is at least 28% more than that of a conventional device.

• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.32A no.6
• /
• pp.82-90
• /
• 1995

We proposed SAW (Self-Algined Selectively Grown W-Gate) MOSFET structure, and strudied electrical characteristics of the fabricated SAW MOSFETs. The threshold volgate of 0.21${\mu}$m SAW NMOSFET was 0.18 V and that of 0.24 ${\mu}$m SAW PMOSFET was -0.16 V. The subthreshold slope was 74 mV/decade for NMOSFET and 82 mV/decade for PMOSFET. The maximum transconductance of NMOSFET and PMOSFET, at V$_{GS}$=2.5 V and V$_{DS}$=1.5 V, were260 mS/mm and 122 mS/mm. The measured saturation drain current at V$_{GS}$=V$_{DS}$ =2.5 V was 0.574 mA/${\mu}$m for NMOSFET and -0.228 mA/${\mu}$m for PMOSFET. The gate resistance of SAW MOSFET was about m$\Omega$cm and the n+-p junction capacitance of SAW MOSFET was about 10% lowas than that of the conventional MOSFET's.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.241.2-241.2
• /
• 2013

최근, 비정질 산화물 반도체 thin film transistor (TFT)는 수소화된 비정질 실리콘 TFT와 비교하여 높은 이동도와 큰 on/off 전류비, 낮은 구동 전압을 가짐으로써 빠른 속도가 요구되는 차세대 투명 디스플레이의 TFT로 많은 연구가 진행되고 있다. 한편, 기존의 MOSFET 제작 시 우수한 박막을 얻기 위해서는 $500^{\circ}C$ 이상의 높은 열처리 온도가 필수적이며 이는 유리 기판과 플라스틱 기판에 적용하는 것이 적합하지 않고 높은 온도에서 수 시간 동안 열처리를 수행해야 하므로 공정 시간 및 비용이 증가하게 된다는 단점이 있다. 따라서, 본 연구에서는 RF sputter를 이용하여 증착된 비정질 InGaZnO pesudo MOSFET 소자를 제작하였으며, thermal 열처리와 microwave 열처리 방식에 따른 전기적 특성을 비교 및 분석하고 각 열처리 방식의 열처리 온도 및 조건을 최적화하였다. P-type bulk silicon 위에 산화막이 100 nm 형성된 기판에 RF 스퍼터링을 이용하여 InGaZnO 분말을 각각 1:1:2mol% 조성비로 혼합하여 소결한 타겟을 사용하여 70 nm 두께의 InGaZnO를 증착하였다. 연속해서 Photolithography 공정과 BOE(30:1) 습식 식각 과정을 이용해 활성화 영역을 형성하여 소자를 제작하였다. 제작 된 소자는 pseudo MOSFET 구조이며, 프로브 탐침을 증착 된 채널층 표면에 직접 접촉시켜 소스와 드레인 역할을 대체하여 동작시킬 수 있어 전기적 특성을 간단하고 간략화된 공정과정으로 분석할 수 있는 장점이 있다. 열처리 조건으로는 thermal 열처리의 경우, furnace를 이용하여 각각 $300^{\circ}C$, $400^{\circ}C$, $500^{\circ}C$, $600^{\circ}C$에서 30분 동안 N2 가스 분위기에서 열처리를 실시하였고, microwave 열처리는 microwave를 이용하여 각각 400 W, 600 W, 800 W, 1000 W로 20분 동안 실시하였다. 그 결과, furnace를 이용하여 열처리한 소자와 비교하여 microwave 를 통해 열처리한 소자에서 subthreshold swing (SS), threshold voltage (Vth), mobility 등이 개선되는 것을 확인하였다. 따라서, microwave 열처리 공정은 향후 저온 공정을 요구하는 MOSFET 제작 시의 훌륭한 대안으로 사용 될 것으로 기대된다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.351-354
• /
• 1998

In this paper, electrical characteristics of an n-channel Si MOSFET with L$_{s}$=0.6.mu.m under optical illumination are charaterized on wafer. Energetic photons with .gamma.=830nm, hv=1.494eV, P$_{opt}$=300mW are injected near the drain junction, the most photoresponsive region in the device, via optical fiber. We observed significantly increased drain current and transconductance, which is considered to be useful for the implementation of OEICs on silicon substrate, under optical control with P$_{opt}$=300mW. Optical power-dependent physical mechanisms responsible for the variation of electrical characteristics under optical input are also reported.d.d.d.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.2
• /
• pp.102-111
• /
• 1989

In this paper two new non-inverting type BiCMOS drivers are proposed. These are characterized by the use of pMOSFET's in charging the bases of pull-down bipolar transistors. The delay time in pull-up transition of the proposed drivers is 20%-47% shorter than that of the drivers of current using. The proposed drivers use 1-3 fewer MOSFET's in comparison with the drivers of current using.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1996.05a
• /
• pp.51-54
• /
• 1996

This paper reports the studies of the inversion layer mobility in p-channel Si MOSFET's under hot-carrier degradated condition. The validity of relationship of hot carrier degradations between the surface effective mobility and field effect mobility and are examined. The effective mobility(${\mu}$$\_$eff/) is derived from the channel conductances, while the field-effect mobility(${\mu}$$\_$FE/) is obtained from the transconductance. The characteristics of mobility curves can be divided into the 3 parts of curves. It was reported that the mobility degradation is due to phonon scattering, coulombic scattering and surface roughness. We are measured the mobility slope in curves with DC-stress [V$\_$g/=-3.1v]. It was found that the mobility(${\mu}$$\_$eff/ and ${\mu}$$\_$FE/) of p-MOSFET's was increased by increasing stress time and decreasing channel length. Because of the increasing stress time and increasing V$\_$g/ is changed oxide reliability and increased vertical field.

• Journal of Electrical Engineering and Technology
• /
• v.9 no.4
• /
• pp.1355-1359
• /
• 2014

In the proposed work a 2D analytical modeling of single halo Triple material Surrounding Gate (SH-TMSG) MOSFET is developed. The Surface potential and Electric Field has been derived using parabolic approximation method and the simulation results are analyzed. The essential substantive is provided which elicits the deterioration of short channel effects and the results of the analytical model are delineated and compared with MEDICI simulation results and it is well corroborated.

• Journal of the Korea Society for Simulation
• /
• v.11 no.1
• /
• pp.23-30
• /
• 2002

An STI(Shallow Trench Isolation) by using a CMP(Chemical Mechanical Polishing) process has been one of the key issues in the device isolation[1] In this paper we fabricated N, P-MOSFEET tall analyse hump characteristics in various rounding oxdation thickness(ex : Skip, 500, 800, 1000$\AA$). As a result we found that hump occurred at STI channel edge region by field oxide recess. and boron segregation(early turn on due to boron segregatiorn at channel edge). Therefore we improved that hump occurrence by increased oxidation thickness, and control field oxide recess( 20nm), wet oxidation etch time(19HF,30sec), STI nitride wet cleaning time(99HF, 60sec+P 90min) and fate pre-oxidation cleaning time (U10min+19HF, 60sec) to prevent hump occurring at STI channel edge.

• Proceedings of the KIEE Conference
• /
• 2006.07c
• /
• pp.1299-1300
• /
• 2006

Floating p-well 전압 감지를 이용한 시간 지연 회로를 적용하여 punch-though형 절연 게이트 바이폴라 트랜지스터 (PT-IGBT)의 최적화된 보호 회로를 제안하였다. Floating P-well 축전기와 게이트 저항은 정상 스위칭 동작시 단락 회로 감지 동작 (false detection of fault)을 차단하며, floating p-well 전압은 단락회로 상황시 풀-다운 (pull-down) MOSFET의 문턱 전압 이상으로 상승되어 풀-다운 MOSFET을 턴-온(turn-on) 시킴으로서 IGBT의 게이트 전압을 감소시킨다. 이에 따라 IGBT의 컬렉터 전류는 자연스럽게 감소된다. 실험 결과를 통해, 단락회로 상황에서 최적화된 IGBT의 보호회로가 소프트-셧다운 (soft-shutdown) 특성을 보이는 것을 확인할 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.129-129
• /
• 2011

ISFET (ion sensitive field effect transistor)는 용액 중의 각종 이온 농도를 측정하는 반도체 이온 센서이다. ISFET는 작은 소자 크기, 견고한 구조, 즉각적인 반응속도, 기존의 CMOS공정과 호환이 가능하다는 장점이 있다. ISFET의 기본 구조는 기존의 MOSFET (metal oxide semiconductor field effect transistor)에서 고안되었으며, ISFET는 기존의 MOSFET의 게이트 전극 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다. ISFET소자의 pH 감지 메커니즘은 감지막의 표면에서 pH용액 속의 이온들이 감지막의 표면에서 속박되어 막의 표면전위의 변화를 유발하는 것을 이용한다. 그 결과, ISFET의 문턱전압의 변화를 일으키게 되고 드레인 전류의 양 또한 달라지게 된다. ISFET의 높은 pH감지능력을 얻기 위하여 높은 high-k물질 들이 감지막으로서 연구되었다. Al2O3와 HfO2는 높은 유전상수, non-ideal 효과에 대한 immunity 그리고 높은 pH 감지능력 등 많은 장점을 가지고 있는 물질로 알려졌다. 본 연구에서는, SiO2/HfO2/Al2O3 (OHA) 적층막을 이용한 EIS (electrolyte- insulator-silicon) pH센서를 제작하였다. EIS구조는 ISFET로의 적용이 용이하며 ISFET보다 제작 방법과 소자 구조가 간단하다는 장점이 있다. HfO2은 22~25의 높은 유전상수를 가지며 높은 pH 감지능력으로 인하여 감지막으로서 많은 연구가 이루어지고 있는 물질이다. 하지만 HfO2의 물질이 가진 고유의 특성상 화학적 용액에 대한 non-ideal 효과는 다른 금속계열 산화막에 비하여 취약한 모습을 보인다. 반면에 Al2O3의 유전상수는 HfO2보다 작지만 화학용액으로 인한 손상에 대하여 강한 immunity가 있는 재료이다. 이러한 물질들의 성질을 고려하여 OHA의 새로운 감지막의 적층구조를 생각하였다. 먼저 Si과 high-k물질의 양호한 계면상태를 이루기 위하여 5 nm의 얇은 SiO2막을 완충막으로서 성장시켰다. 다음으로 높은 유전상수를 가지고 있는 8 nm의 HfO2을 증착시킴으로서 소자의 물리적 손상에 대한 안정성을 향상시켰다. 최종적으로 화학용액과 직접적인 접촉이 되는 부분은 non-ideal 효과에 강한 Al2O3을 적층하여 소자의 화학적 손상에 문제점을 개선시켰다. 결론적으로 감지막의 적층 모델링을 통하여 각각의 high-k 물질이 가진 고유의 특성에 대한 한계점을 극복함으로써 높은 pH 감지능력뿐만 아니라 신뢰성 있는 pH 센서가 제작 되었다.