• 한국전자파학회논문지
• /
• 제8권1호
• /
• pp.94-99
• /
• 1997

발진기의 위상잡음에 영향윤 주는 요인은 여러 가지가 있다. 그러나 발진기의 위상잡음은 주로 캐리어(carrier)와 l/f의 특성을 잦는 DC 근처 저주파 잡음과의 혼합으로 발생되므로, 저주파 플리커 잡음에 의해 지배된다. 본 논문에서는 능동 바이어스 회로로 구현된 저주파 궤환회로를 이용하여 플리커 잡음의 영향을 최소화함으로써 발진기의 위상잡음을 줄이는 기법을 제안하고, DBS 수신기에 사용 가능한 DRO를 제작하였다. 제작된 DRO의 위상잡음을 측정한 갤과 10 kHz 옵셋 주파수에서 약 -92 dBc/Hz로 제안된 방볍이 상당히 효과적임을 확인 하였다

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권3호
• /
• pp.153-159
• /
• 2009

A CMOS frequency synthesizer for $5{\sim}6$ GHz UNII-band sub-harmonic direct-conversion receiver has been developed. For quadrature down-conversion with sub-harmonic mixing, octa-phase local oscillator (LO) signals are generated by an integer-N type phase-locked loop (PLL) frequency synthesizer. The complex timing issue of feedback divider of the PLL with large division ratio is solved by using multimodulus prescaler. Phase noise of the local oscillator signal is improved by employing the ring-type LC-tank oscillator and switching its tail current source. Implemented in a $0.18{\mu}m$ CMOS technology, the phase noise of the LO signal is lower than -80 dBc/Hz and -113 dBc/Hz at 100 kHz and 1MHz offset, respect-tively. The measured reference spur is lower than -70 dBc and the power consumption is 40 m W from a 1.8 V supply voltage.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2008년도 정보통신설비 학술대회
• /
• pp.441-446
• /
• 2008

In this papers, a PLDRO(Phase Locked Dielectric Resonator Oscillator) is designed and implemented at the oscillator in which fundamental frequency is 18.3 GHz. The proposed PLDRO so as to improve the PLDRO of the general structure is designed to the goal of the minimize of the size and the performance improvement. Three VCO(Voltage controlled Oscillator) and the power combiner improved the output power. A VCDRO(Voltage Controlled Dielectric Resonator Oscillator) is manufactured using a varactor diode to tune oscillating frequency electrically, and its phase is locked to reference frequency by SPD(Sampling Phase Detector). This product is fabricated on Teflon substrate with dielectric constant 2.2 and device is ATF -13786 of Ka-band using. This PLDRO generates an output power of 5.67 dBm at 18.3 GHz and has the characteristics of a phase noise of -80.10 dBc/Hz at 1 kHz offset frequency from carrier, the second harmonic suppression of -33 dBc. The proposed PLDRO can be used in Ka-band satellite applications

• 한국ITS학회 논문지
• /
• 제11권5호
• /
• pp.89-96
• /
• 2012

본 논문에서는 인터디지털 헤어핀 공진기를 이용하여 UTIS (도시 교통 정보 시스템)에 사용 가능한 저 위상잡음 발진기를 설계 및 제작하였다. 인터디지털 헤어핀 공진기는 기존의 소형화된 헤어핀 공진기에 인터디지털을 접목시켜 공진기의 물리적인 크기를 기존 대비 약 70%로 축소시켰고, 고조파 특성을 향상시켰다. 또한 132 의 높은 Q 값은 저 위상잡음 발진기 설계에 적합하다. UTIS 용 저 위상잡음 발진기는 5.75 GHz에서 출력 12 dBm 의 전력과 100 kHz offset 에서 -100.8 dBc/Hz 의 낮은 위상잡음을 얻었다. 이는 기존의 헤어핀을 이용한 발진기에 비해 12 dB 정도의 개선을 보여준다.

• 한국정보전자통신기술학회논문지
• /
• 제9권4호
• /
• pp.359-365
• /
• 2016

평면형 마이크로스트립 공진기를 이용한 고주파 발진기의 단점인 위상잡음 특성을 개선하기 위해 본 논문에서는 결합 C형 공진기를 제안하였다. 제안된 공진기를 이용하여 위상잡음 특성 개선 효과를 나타내기 위해 발진기를 설계하여, 9.8GHz 기본 주파수에서 2.4dBm의 출력과 -82.7 dBc@100kHz의 위상잡음 특성을 나타내었다. 이것은 ${\lambda}/4$ 마이크로스트립 공진기를 이용한 발진기와 비교하여 위상잡음 특성이 9.7dB 정도 개선되었다. 본 논문의 발진기는 평면형 구조로 쉬운 작업공정과 소형화 특성 때문에 MIC 또는 MMIC 분야의 설계에 응용될 수 있을 것이다.

• 한국전자통신학회논문지
• /
• 제9권1호
• /
• pp.17-24
• /
• 2014

본 논문에서는 직접결합에 의한 저 위상잡음 유전체 공진기 설계를 위하여, 고유전율의 유전체 공진기와 마이크로스트립선로 사이의 결합계수에 대해 분석하였으며, 고유전율로 인한 Q값의 보완을 위한 병렬궤환 회로 적용한 유전체 공진 발진기의 위상잡음을 분석하였다. 유전체 공진기의 위상잡음 분석과 결합계수의 분석을 통하여 고안정 유전체 공진 발진기를 최적화 설계한 결과 20.25GHz 유전체 공진 발진기의 ${\epsilon}_r$=30인 유전체 공진기를 사용한 경우 결합계수가 약 3.6의 값을 나타낼 때 20.25GHz에서 위상잡음은 -84.3dBc/Hz@1KHz를 나타냄을 확인하였다. 본 연구의 결과로 K-Band 에서도 주파수 체배 방식에 의한 위상잡음 손실을 방지하는 직접결합 설계 방안을 제시하였다.

• 한국전기전자재료학회논문지
• /
• 제22권2호
• /
• pp.174-177
• /
• 2009

In this paper, an oscillator using dielectric-rod loaded cavity resonators with HTS(High Temperature Superconductor) end-plates was presented. It was operated at X-band. A two port cavity resonator was incorporated into a basic feedback loop oscillator configuration. A rutile loaded cavity resonator with HTS thin film end-plates was used to provide the quality factor between $10^4$ and $10^6$. A parallel feedback oscillator was constructed with a dielectric loaded cavity resonator, an amplifier, and a directional coupler. At 300 K, the experimental results showed the phase noise of -108 dBc/Hz at a 100 kHz offset frequency. At 26 K, the results was -118.8 dBc/Hz at same offset frequency.

• Journal of electromagnetic engineering and science
• /
• 제16권3호
• /
• pp.191-193
• /
• 2016

This paper proposes a voltage-controlled oscillator (VCO) that has broadband turning and low-level of phase noise characteristics. Due to the micro-strip line resonant circuit with a low Q value, which is applied to the broadband tuning range, the depreciated phase noise performance is compensated by restraining the harmonics of the oscillating frequency. The VCO was designed according to the proposed structure as well as the conventional structure, and the superiority of the proposed structure was verified through its simulation, fabrication, and measurement.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.273-279
• /
• 2013

평면형 마이크로스트립 공진기를 이용한 고주파 발진기의 단점인 위상잡음 특성을 개선하기 위해 본 논문에서는 분리형 링 공진기를 제안하고, 이것을 이용하여 위상잡음 특성이 개선된 5.8GHz 대역의 발진기를 설계, 구현하였다. 발진기의 특성은 5.8GHz 기본 주파수에서 7.22dBm의 출력과 -83.5 dBc@100kHz의 위상잡음 특성을 나타내었다. 이것은 ${\lambda}$/4 마이크로스트립 공진기를 이용한 것보다 위상잡음 특성이 9.7dB 정도 개선되었다. 제안된 공진기의 구조적 장점은 공진기의 갭 사이에 버랙터 다이오드 실장이 용이하여 전압으로 공진기의 발진주파수를 가변할 수 있기 때문에 VCO의 설계가 가능하다. 본 논문의 발진기는 평면형 구조로 쉬운 작업공정과 소형화 특성 때문에 MIC 또는 MMIC 분야의 발진기 설계에 응용될 수 있을 것이다.

• 디지털산업정보학회논문지
• /
• 제19권2호
• /
• pp.11-25
• /
• 2023

With the increasing advancement of VLSI technology, health care system is also developing to serve the humanity with better care. Therefore, biomedical implantable devices are one of the amazing important invention of scientist to collect data from the body cell for the diagnosis of diseases without any pain. This Biomedical implantable transceiver circuit has several important issues. Oscillator is one of them. For the design flexibility and complete transistor-based architecture ring oscillator is favorite to the oscillator circuit designer. This paper represents the design and analysis of the a 9-stage CMOS ring oscillator using cadence virtuoso tool in 180nm technology. It is also designed to generate the carrier signal of 403.5MHz frequency. Ring oscillator comprises of odd number of stages with a feedback circuit forming a closed loop. This circuit was designed with 9-stages of delay inverter and simulated for various parameters such as delay, phase noise or jitter and power consumption. The average power consumption for this oscillator is 9.32㎼ and average phase noise is only -86 dBc/Hz with the source voltage of 0.8827V.