• 한국전자파학회논문지
• /
• 제18권5호
• /
• pp.511-521
• /
• 2007

본 논문에서는 복합 소형화된 Ka-대역 주파수 합성기 모듈을 제작하였다. 본 논문을 통하여 소형화 구성시 배치 방법과 체계적인 검증 방법을 제시하였다. 제작된 주파수 합성기는 X-대역 전압 제어 발진기(VCO: Voltage Controlled Oscillator)의 주파수를 3체배하여 구성하였으며, 제작된 모듈은 500 MHz 주파수 가변 범위와 약 14 dBm의 출력 전력, 그리고 100 kHz 오프셋 주파수에서 -96.17 dBc/Hz의 위상 잡음 특성을 보여주고 있다.

• 전기학회논문지
• /
• 제60권2호
• /
• pp.451-454
• /
• 2011

In this paper, a wideband clock generator using novel Automatic frequency calibration(AFC) scheme is proposed. Wideband clock generator using AFC has the advantage of small VCO gain and wide frequency band. The conventional AFC compares whether the feedback frequency is faster or slower then the reference frequency. However, the proposed AFC can detect frequency difference between reference frequency with feedback frequency. So it can be reduced an operation time than conventional methods AFC. Conventional AFC goes to the initial code if the frequency step changed. This AFC, on the other hand, can a prior state code so it can approach a fast operation. In simulation results, the proposed clock generator is designed for DisplayPort using the CMOS ring-VCO. The VCO tuning range is 350MHz, and a VCO frequency is 270MHz. The lock time of clock generator is less then 3us at input reference frequency, 67.5MHz. The phase noise is -109dBC/Hz at 1MHz offset from the center frequency. and power consumption is 10.1mW at 1.8V supply and layout area is $0.384mm^2$.

• 한국전자통신학회논문지
• /
• 제4권4호
• /
• pp.247-252
• /
• 2009

본 논문은 전하펌프와 클록트리거 회로를 사용하는 프리스케일러가 포함된 UHF RFID 응용을 위한 900MHz Integer-N 방식의 주파수 합성기를 소개한다. 쿼드러처 출력이 가능한 전압제어발진기와 프리스케일러, 위상주파수검출기와 전하펌프 및 아날로그 고정 검출기는 0.35-${\mu}m$ CMOS 공정으로 설계되었다. 주파수 분주기는 verilog-HDL 모듈을 통해 설계되었으며 mixed-mode 시뮬레이션을 통해 디자인을 검증하였다. 전압제어발진기의 동작 주파수영역은 828MHz에서 960MHz이고 위상이 90도 차이나는 쿼드러처 신호를 출력한다. 시뮬레이션 결과로 위상잡음은 100KHz offset 주파수에서 -102dBc/Hz 이었으며, 고착시간은 896MHz에서 928MHz까지 32MHz step을 천이할 때 4us이다.

• 한국정보전자통신기술학회논문지
• /
• 제15권2호
• /
• pp.89-94
• /
• 2022

본 논문에서 주파수변동전환회로(FFCC : Frequency Fluctuation Converting Circuit)를 가진 이산시간 루프 필터(DLF) 위상고정루프(Phase Locked Loop: PLL)를 제안하였다. 이산시간 루프 필터는 기존의 연속 시간 루프 필터와 달리 전하펌프와 전압발진기가 이산적으로 연결하여 스퍼 특성을 개선할 수 있다. 제안된 위상고정루프의 주파수변동 전환회로가 포함된 내부 부궤환 루프는 이산 시간 루프 필터의 외부 부궤환 루프를 안정하게 동작하도록 해준다. 부궤환 루프 역할을 하는 주파수변동전환회로를 통해 루프 필터 출력 전압 변위 크기를 줄여 잡음특성을 더욱 개선하였다. 그리하여 기존 구조보다 지터 크기를 1/3으로 줄였다. 제안된 위상고정루프는 1.8V 180nm CMOS 공정을 이용하여 Hspice로 시뮬레이션하였다.

• 한국인터넷방송통신학회논문지
• /
• 제24권2호
• /
• pp.139-145
• /
• 2024

본 논문에서는 VCO 이득(Kvco) 변화가 작은 현대 무선 통신 시스템의 핵심 구성 요소 중 하나인 전압 제어 발진기(VCO)의 설계를 제시하였다. 기존의 큰 Kvco 변화를 보상하기 위해 병렬 커패시터 뱅크 어레이가 있는 기존 LC-탱크에 직렬 배랙터 뱅크가 추가되었다. 또한 넓은 튜닝 범위를 유지하면서 우수한 위상 잡음 성능을 달성하기 위해 혼합 거친/미세 튜닝 방식(직렬 배랙터 어레이 및 병렬 커패시터 어레이)이 선택되었다. 스위치드 배랙터 어레이 뱅크는 추가 디지털 회로 없이 스위치드 커패시터 어레이에 대해 동일한 디지털 코드에 의해 제어됩니다. 1.2V의 낮은 전압에서 사용하기 위해 본 논문에서 제안된 전류 참조 회로는 공통 게이트를 보다 안전하게 제거한 안전성을 위해 전류 참조 회로를 사용하였다. TSMC 0.13 ㎛ CMOS RF 기술로 구현된 제안된 VCO는 9.6% 미만의 Kvco(VCO 이득) 변화로 4.4GHz에서 5.3GHz로 조정할 수 있다. 1.2V 공급에서 3.1mA를 소비하는 동안 VCO는 5.3GHz의 반송파에서 오프셋 1MHz에서 -120dBc/Hz 위상 잡음을 갖을 수 있었다.

• 대한전자공학회논문지TC
• /
• 제44권11호
• /
• pp.54-59
• /
• 2007

본 논문에서는 varactor-loaded split-ring resonator (VLSRR)를 기반으로 한 가변 metamaterial 전송 선로를 이용한 광대역 전압 제어 발진기를 제안하였다. 우선, 마이크로스트립 라인에 결합된 VLSRR이 주파수 조절 특성을 갖는 metamaterial 전송선로를 만들 수 있음을 증명하였다. 음의 유효 투자율은 VLSRR에 의해 공진 주파수 상에서 협대역으로 얻어지는데, 버랙터 다이오드들의 연결을 통해 주파수가 조절될 수 있다. 1.8 V의 공급 전압을 갖는 전압 제어 발진기는 주파수 조절 범위 $5.407\;{\sim}\;5.84\;GHz$에서 $-108.84\;{\sim}\;-105.5\;dBc/Hz$ @ 100 kHz의 위상 잡음 특성을 얻는다. Power-frequency-tuning-normalized (PFTN)이라고 불리우는 figure of merit (FOM)은 20.144 dB이다.

• 대한전자공학회논문지TC
• /
• 제49권1호
• /
• pp.85-91
• /
• 2012

본 논문은 Ka 대역 밀리미터파 탐색기용 주파수합성기 제작에 대한 논문이다. 높은 주파수 해상도와 빠른 천이 응답 시간을 위해 DDS(Direct Digital Synthesizer)를 이용한 디지털 합성방식으로 설계하였다. 하지만 DDS의 주파수합성 대역은 시스템 클럭의 1/2정도로 제한되기 때문에 주파수합성 범위가 저주파대역으로 제한되는 단점을 가지고 있다. 그래서 주파수 4체배기와 국부신호를 사용하여 Ka 대역으로 상향 변환하였다. 제안된 주파수합성기는 대역폭 500MHz, 주파수 스위칭 시간은 $0.7{\mu}s$이하, 불요파 특성 -52dBc이하, 위상잡음 특성은 오프셋 100kHz에서 -99dBc/Hz, 평탄도는 ${\pm}1dB$이하로 측정되었다.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1038-1044
• /
• 2011

본 논문에서는 초고속 광대역 무선 멀티미디어 서비스를 양방향으로 제공하는 시스템을 위한 다 채널 중간주파수 변환 모듈을 설계하고 성능을 분석하였다. 먼저 송수신기를 구성하는 각 부분에 대한 기본적인 이론을 소개하고 이를 바탕으로 송수신부를 설계하고 각 모듈별로 무 변조, 변조시의 특성 및 광 대역 다 채널 신호의 발생과정에서의 채널에 따른 특성을 시간 및 주파수 영역에서 측정하였다. 송수신부의 국부 발진 신호의 위상잡음 특성은 70dBc/kHz 이하로 특성이 우수하다. 대역내 주파수 특성은 송수신 특성이 평탄하게 측정되었다. 한편 송수신기의 자동이득조절 기능은 상당히 우수한 것으로 나타났다. 또한 이웃채널 간섭의 영향과 스퓨리어스 방사에 대한 성능분석도 하였다.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.784-794
• /
• 1996

본 논문에는 PCS(WACS/TDMA) 단말기 내의 국부발진기에 적용 가능한 표면실장형 전압제어발진기의 체계적인 설계방법을 기술했다. 능동소자로는 표면 실장형 package로 구성되고 $f_{gamma}$가 4GHz인 silicon bipolar transistior를 2개 사용했으며 이들의 발진 한계로 인해 분리형으로 설계했고 공진기는 4층의 multilayer PCB의 제 3층을 이용한 strip line 공진기를 사용했다. 설계된 전압제어 발진기는 $12{\times}10{\times}4mm$의 크기를 가지며 동작 전압 3V에서 22mA의 전류소모와 출력 0 dBm, 주파수 조정폭 50MHz이상, 위상잡음이 중심주파수에서 100kHz offset 시 -100dBc/Hz의 성능을 보이고 있다. 크기와 전류소모 면에서는 개선이 요구되며 크기 면에서 개선은 좀더 소형인 chip부품을 사용 가능할 것이며, 전류소모 면에서는 좀더 높은 $f_{gamma}$를 갖는 transistor를 사용 개선할 수 있을 것으로 사료된다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.83-89
• /
• 2014

본 논문에서는 상호 교차결합 차동(complementary cross-coupled differential)구조를 기반으로 조절 주파수 범위가 넓은 광대역 Ku-band 전압 제어 발진기를 $0.18-{\mu}m$ CMOS 공정 기술을 바탕으로 설계 후 제작하여 주파수 조절 범위와 출력 스펙트럼, 위상잡음 등을 측정하여 분석하였다. PMOS와 NMOS가 캐스코드의 push-pull 구조로 연결되어 상호 교차된 차동발진기 구조에 주파수 제어용으로 MOS varactor를 사용한 본 전압 제어 발진기는 발진주파수 14.5GHz의 20%인 2.24GHz 의 매우 넓은 광대역의 주파수 제어를 달성하였음을 측정으로 확인하였다. 3.3V 전원으로부터 18mA의 DC 전류를 공급하였을 때 발진 출력전력은 -1.66dBm으로 측정되었으며, 5V 전원으로부터 47mA의 DC 전류를 공급하였을 때 발진 출력전력은 0.84dBm으로 측정되었다. 위상잡음은 100kHz offset 주파수에서 -74.5dBc/Hz로 측정되었다. 본 논문의 칩은 패드를 포함하여 $1.02mm{\times}0.66mm$의 면적을 갖는다.