• ETRI Journal
• /
• 제33권3호
• /
• pp.366-373
• /
• 2011

In this paper, we propose a low-power all-digital phase-locked loop (ADPLL) with a wide input range and a high resolution time-to-digital converter (TDC). The resolution of the proposed TDC is improved by using a phase-interpolator and the time amplifier. The phase noise of the proposed ADPLL is improved by using a fine resolution digitally controlled oscillator (DCO) with an active inductor. In order to control the frequency of the DCO, the transconductance of the active inductor is tuned digitally. The die area of the ADPLL is 0.8 $mm^2$ using 0.13 ${\mu}m$ CMOS technology. The frequency resolution of the TDC is 1 ps. The DCO tuning range is 58% at 2.4 GHz and the effective DCO frequency resolution is 0.14 kHz. The phase noise of the ADPLL output at 2.4 GHz is -120.5 dBc/Hz with a 1 MHz offset. The total power consumption of the ADPLL is 12 mW from a 1.2 V supply voltage.

• Journal of electromagnetic engineering and science
• /
• 제17권2호
• /
• pp.98-104
• /
• 2017

This work describes the development and comparison of two phase-locked loops (PLLs) based on a 65-nm CMOS technology. The PLLs incorporate two different topologies for the output voltage-controlled oscillator (VCO): LC cross-coupled and differential Colpitts. The measured locking ranges of the LC cross-coupled VCO-based phase-locked loop (PLL1) and the Colpitts VCO-based phase-locked loop (PLL2) are 119.84-122.61 GHz and 126.53-129.29 GHz, respectively. Th e output powers of PLL1 and PLL2 are -8.6 dBm and -10.5 dBm with DC power consumptions of 127.3 mW and 142.8 mW, respectively. Th e measured phase noise of PLL1 is -59.2 at 10 kHz offset and -104.5 at 10 MHz offset, and the phase noise of PLL2 is -60.9 dBc/Hz at 10 kHz offset and -104.4 dBc/Hz at 10 MHz offset. The chip sizes are $1,080{\mu}m{\times}760{\mu}m$ (PLL1) and $1,100{\mu}m{\times}800{\mu}m$ (PLL2), including the probing pads.

• 한국전자파학회논문지
• /
• 제29권10호
• /
• pp.773-782
• /
• 2018

FLL(Frequency-Locked-Loop: 주파수 잠금회로)은 주파수-검출기(frequency detector)를 사용하여 VCO의 위상잡음을 개선하는 부-궤환(negative feedback) 시스템이다. 본 논문은 FLL에 의한 VCO의 위상잡음의 이론적 분석을 새로이 제시하였다. 분석 결과, VCO의 위상잡음은 FLL 루프-대역폭 내에서는 주파수검출기와 루프-필터로 결정된 위상잡음을 좇아가며, 반면 루프-대역폭 밖에서는 VCO의 위상잡음이 그대로 나타나게 된다. 따라서 이론적 분석 결과를 바탕으로 VCO의 위상잡음을 최소화 하는 FLL을 설계할 수 있게 된다. 또한 실험을 통하여 이론적으로 분석된 위상잡음 결과는 검증하였다.

• Journal of electromagnetic engineering and science
• /
• 제4권3호
• /
• pp.107-112
• /
• 2004

In this paper, the phase noise of 900 MHz VCO is improved using modified strip line square ring resonator. In order to demonstrate the phase noise improvement of the proposed VCO, the same circuit was manufactured using shorted-circuit resonator. In condition of the same bias current, the phase noise of the proposed VCO with modified square ring resonator is suppressed by 7 dB as - 103 dBc/Hz at 100 kHz offset compared to the conventional VCO with short-circuit resonator. From the proposed VCO, we achieved output power of - 4.8 dBm, harmonics suppression of 16 dB, and tuning bandwidth of 100 MHz. The proposed VCO consumed 5 mA at 3 V, and its size is 1.2 cm ${\times}$ 1.0 cm.

• Journal of electromagnetic engineering and science
• /
• 제11권4호
• /
• pp.235-238
• /
• 2011

In this paper, a novel low phase noise voltage-controlled oscillator (VCO) using metamaterial structure and rat race coupler is presented for reducing the phase noise without the reduction of the frequency tuning range. The metamaterial structure has been realized by microstrip square open loop double split ring resonator (SRR). The rat race coupler shows slightly higher transmission compared to a Wilkinson combiner and is, therefore, used instead to improve the performances of VCO. By providing these unique modifications, the proposed push-push VCO has a phase noise of -126.30~-124.83 dBc/Hz at 100 kHz in the tuning range of 5.672~5.800 GHz.

• 한국항해항만학회지
• /
• 제27권5호
• /
• pp.513-517
• /
• 2003

본 논문에서는 유전체 공진기를 이용하여 X-band에서 안정된 소스원으로 사용할 수 있는 전압제어 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도를 얻기 위하여 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q값이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 회로 시뮬레이터인 ADS를 사용하였다. 제작된 전안제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.05 GHz에서 2.22 dBm 출력 파워와 -30 dBc의 고조파 억압과 중심 주파수 100 KHz offest에서 -130 dBc의 위상잡음 특성을 얻을 수 있었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 변화는 중심주파수에서 $\pm$8.7 MHz를 얻었다. 제작된 VCDRO는 X-band에서 국부 발진기로 이용될 수 있음을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.398-402
• /
• 2003

본 논문에서는 FMCW레이더 시스템에서 안정된 소스원으로 사용할 수 있는 전압제어 유전체 공진 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도의 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q값이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 하모닉 발란시스 시뮬레이션을 사용하였다. 제작된 전압제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.0GHz에서 2.22dBm 출력 파워와 -30dBc의 고조파 억압과 중심 주파수 100kHz offest에서 -130dBc의 매우 좋은 위상잡음 특성을 얻었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 가변 범위는 중심주파수에서 $\pm$18.7MHz를 얻었다. 제작된 VCDRO는 FMCW의 국부 발진기로 이용될 수 있음을 확인하였다.

• 한국전자통신학회논문지
• /
• 제6권1호
• /
• pp.7-12
• /
• 2011

본 논문은 1 V 미만의 전원 전압에서 저 위상잡음을 갖는 발진 신호의 발생에 적합한 차동 콜피츠 전압제어 발진기 (VCO: Voltage Controlled Oscillator) 회로를 제안한다. 제안된 회로는 전류원으로 인덕터를 사용함으로써 1 V 미만의 전원 전압에서 저 위상잡음의 발진을 보다 용이하게 한다. 공진기 손실을 보다 줄이기 위하여 단일 콜피츠 발진기의 두 개의 궤환 커패시터 중의 하나를 바렉터 (varactor)로 대체하였다. $0.18{\mu}m$ RF CMOS 기술을 사용하는 포스트 레이아웃 (post-layout) 시뮬레이션 결과는 0.6 V에서 0.9 V 사이의 전원 전압에서 제안된 회로가 1MHz 오프셋 주파수에서 나타내는 위상잡음은 널리 알려진 교차 결합 전압제어 발진기의 위상잡음보다 적어도 7 dBc/Hz 이상 낮음을 보여준다.

• 대한전자공학회논문지SD
• /
• 제49권7호
• /
• pp.23-29
• /
• 2012

디지털 PLL의 핵심블록이 되는 디지털 제어 발진기를 LC 구조를 기반으로 설계하고 $0.18{\mu}m$ RF CMOS 공정을 사용하여 제작하였다. 2개의 교차쌍 구조의 NMOS 코어를 이용하여 광대역 특성을 구현하였으며, PMOS 배랙터쌍을 이용하여 수 aF의 작은 캐패시터값의 변화를 얻을 수 있었다. 캐패시터 축퇴 기법을 사용하여 캐패시턴스 값을 감소시키어 고해상도 주파수 특성을 구현하였다. 또한, 노이즈 필터링 기법을 바이어스 회로 등에 적용하여 위상잡음에 강한 구조로 설계를 하였다. 측정결과 중심주파수 2.7GHz에서 2.5GHz의 주파수 대역의 출력이 가능하였으며 2.9 ~ 7.1kHz의 높은 주파수해상도를 얻을 수 있었다. 미세튜닝범위와 코어의 전류 바이어스는 4개의 PMOS 배열을 통하여 제어가 가능하도록 하여 유연성을 높였다. 1.8V 전원에서 전류는 17~26mA 정도를 소모하였다. 설계한 DCO는 다양한 통신시스템에 응용이 가능하다.

• 한국인터넷방송통신학회논문지
• /
• 제10권6호
• /
• pp.71-76
• /
• 2010

본 논문은 캐리어 주파수가 240 GHz인 THz 대역 송수신기에 있어서, 서브하모닉 믹서의 LO 주파수로 사용되는 120 GHz 국부발진기의 설계 및 제작에 관한 것이다. 120 GHz 국부발진기는 40 GHz PLL(Phase Locked Loop), 40 GHz 대역통과필터(Band Pass Filter), 3 체배기(frequency tripler), 120 GHz 대역통과필터로 구성되어 있으며, 3 체배기는 상용품을 이용하였다. 40 GHz PLL의 위상잡음은 100 kHz offset 주파수에서 -105 dBc/Hz의 성능을 보였고, 120 GHz의 대역통과필터의 중심주파수 119 GHz, 대역폭 5 GHz 일 때 삽입손실은 1.3 dB로 측정되었다. 제작된 120 GHz 국부발진기의 최종 출력은 6.6 dBm이었다.